-
公开(公告)号：KR1020170095455A
公开(公告)日：2017-08-23
申请号：KR1020160016435
申请日：2016-02-12
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L29/66 , H01L29/78 , H01L29/45 , H01L29/417
CPC classification number: H01L29/404 , H01L21/6835 , H01L29/0619 , H01L29/0657 , H01L29/2003 , H01L29/205 , H01L29/401 , H01L29/4175 , H01L29/66462 , H01L29/7786 , H01L29/7787 , H01L2221/68327 , H01L2221/6834
Abstract: 본발명의실시예에따른고전자이동도트랜지스터는서로마주보는제1면과제2 면을포함하고, 상기제1 면과상기제2 면을관통하는비아홀을구비한기판과, 상기기판의제1 면상에제공된활성층과, 상기활성층상에위치하고상기활성층의일부를노출하는게이트리쎄스영역을포함한캡층과, 상기캡층상에위치하며상기캡층및 상기활성층중 어느하나의층에오믹접촉한소스전극과, 상기캡층상에서상기소스전극으로부터이격되며상기캡층에오믹접촉한드레인전극과, 상기소스전극과상기드레인전극상에위치하고상기게이트리쎄스영역에대응되는개구부를구비하여상기게이트리쎄스영역을노출시키는절연층과, 상기절연층상에서상기소스전극과상기드레인전극사이에위치한제1 전계전극과, 상기절연층상에서상기제1 전계전극과전기적으로연결된게이트전극및 상기기판의제2 면상에제공되며상기비아홀을통해상기활성층과접촉되는제2 전계전극을포함한다.
Abstract translation: 根据本发明的晶体管包括彼此面对的第一表面分配第二表面的一个实施例的高电子迁移率，通孔具有贯穿该第一表面和第二表面的衬底，所述第一的所述衬底 和设置在所述表面上，其中，所述活性位于所述层上的覆盖层，包括一栅极栗sseseu区域以暴露所述有源层的一部分和定位在所述层上的帽和帽层中的任何一个层的欧姆接触的源电极与所述有源层和在有源层 从源电极在所述帽层并定位在欧姆接触漏电极，源电极和与具有暴露栅极栗sseseu区域对应于栅极栗sseseu面积的开口的帽层的漏电极，间隔开 绝缘层，第一场电极位于所述绝缘层上的源电极和在所述绝缘层和所述第一栅电极连接到所述第一场电极及电漏电极与所述设备之间 议程设置和第二侧面包括第二场电极，其与通过通孔的有源层接触。
-
公开(公告)号：KR1020170089466A
公开(公告)日：2017-08-04
申请号：KR1020160009519
申请日：2016-01-26
Applicant: 한국전자통신연구원
Abstract: 본발명의실시예에따른궤환증폭기는입력단자로부터입력되는입력신호를증폭시켜출력단자로출력하는증폭회로부와, 상기입력단자와상기출력단자사이에직렬로연결된제1 고정저항과제2 고정저항을포함하는궤환회로부와, 서로다른레벨의제어신호에따라상기제1 고정저항의적용여부를결정하는신호레벨동작선택부와, 상기제어신호에따라상기제2 고정저항의적용여부를제어하는신호검출부와, 바이어스전압을생성하는바이어스회로부를포함하고, 상기제1 고정저항과상기제2 고정저항은상기제어신호에따라선택적으로적용한다.
Abstract translation: 根据本发明实施例的反馈放大器包括：放大器电路部分，用于放大从输入端子输入的输入信号并将放大的输入信号输出到输出端子;以及第一固定电阻任务2固定电阻器，串联连接在输入端子和输出端子之间 信号电平操作选择器，用于根据不同电平的控制信号确定是否施加第一固定电阻器，信号检测器，用于根据控制信号控制是否施加第二固定电阻器， 以及用于产生偏置电压的偏置电路，其中根据控制信号选择性地施加第一固定电阻器和第二固定电阻器。
-
公开(公告)号：KR102248808B1
公开(公告)日：2021-05-10
申请号：KR1020180046336
申请日：2018-04-20
Applicant: 한국전자통신연구원
Inventor： 안호균 , 신민정 , 김정진 , 김해천 , 도재원 , 민병규 , 윤형섭 , 이형석 , 임종원 , 장성재 , 정현욱 , 조규준 , 강동민 , 김동영 , 김성일 , 이상흥 , 이종민 , 지홍구
IPC: H01L29/778 , H01L29/66 , H01L21/762 , H01L21/027
Abstract: 제 1 반도체층과제 2 반도체층사이에절연층이매립된기판, 상가기판을관통하는관통홀, 상기관통홀은상기제 1 반도체층을관통하는제 1 홀, 및상기제 1 홀의바닥면으로부터상기절연층및 상기제 2 반도체층을관통하는제 2 홀을포함하고, 상기관통홀 내에배치되는에피층, 상기제 2 홀내에배치되어상기에피층의일면과접하는드레인전극, 및상기에피층의다른일면상에배치되는소스전극및 게이트전극을포함하는반도체소자를제공한다.
-
-
公开(公告)号：KR1020170095454A
公开(公告)日：2017-08-23
申请号：KR1020160016427
申请日：2016-02-12
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L29/66 , H01L29/78
Abstract: 본발명의실시예에따른고전자이동도트랜지스터는기판상에제공된활성층과, 상기활성층상에위치하고상기활성층의일부를노출하는게이트리쎄스영역을포함한캡층과, 상기캡층상에위치하고상기캡층에오믹접촉하며서로이격된소스전극및 드레인전극과, 상기소스전극과상기드레인전극상에위치하고상기게이트리쎄스영역에대응되는개구부를구비하여상기게이트리쎄스영역을노출시키는절연층과, 상기절연층상에제공되고상기게이트리쎄스영역과상기개구부를관통하는게이트발(gate foot) 및상기게이트발(gate foot)에의해지지되는게이트머리(gate head)를포함하는게이트전극, 및상기게이트전극에전기적으로연결되며상기게이트전극으로구동전압을제공하는패드부를포함하고, 상기게이트발(gate foot)과상기게이트머리(gate head) 각각은상기패드부와인접할수록그 폭이상이해질수 있다.
Abstract translation: 根据本发明的晶体管位于帽层和覆盖层，包括位于有源层和设置在基板上的有源层，以暴露的一部分的栅栗sseseu区域的一个实施例的高电子迁移率在欧姆到帽所述有源层 接触，和绝缘层，并且在绝缘层上，以暴露栅极隔开具有开口栗sseseu区域隔开彼此的源电极和漏电极，位于所述源极电极上并对应于所述栅栗sseseu区域的漏电极 并电连接到栅极电极，以及包括该栅极头（栅极头），其通过其栅极连接到（栅极脚）支持的栅电极，并且其栅极连接到（栅极脚）穿透所述栅极栗sseseu区和所述开口 各自，以及包括一个垫从栅极头（头门）到栅极（栅极脚）提供的驱动电压施加到栅电极是更邻近于垫部，其 宽度，但可以更长理解。
-
Patent Agency Ranking
公开(公告)号：KR1020170074153A
公开(公告)日：2017-06-29
申请号：KR1020160069686
申请日：2016-06-03
Applicant: 한국전자통신연구원
Inventor： 민병규 , 윤형섭 , 이종민 , 강동민 , 김동영 , 김성일 , 김해천 , 안호균 , 이상흥 , 임종원 , 조규준 , 주철원 , 도재원 , 신민정 , 장성재 , 장유진 , 정현욱
IPC: H01L29/778 , H01L29/66 , H01L21/02
Abstract: 본발명의실시예에따른전계효과트랜지스터는기판상에제공된활성층과, 상기활성층상에배치된캡층과, 상기활성층및 상기캡층중 어느하나의층 상에제공되며일정간격이격된소스전극및 드레인전극과, 상기소스전극과상기드레인전극사이에배치된게이트전극과, 상기게이트전극과상기드레인전극사이에제공된더미전극패드, 및상기게이트전극과상기더미전극패드상에제공되며상기소스전극과상기더미전극패드를전기적으로연결하는전계전극을포함할수 있다.
Abstract translation: 根据本发明的一个实施例的场效应晶体管包括有源层和覆盖层和有源层和设置在从所述源极电极和设置在基板上设置的有源层上，所述帽层的漏极电极间隔开预定距离的一个层上的一个 栅电极，设置在所述源电极和所述漏电极之间;虚设电极焊盘，设置在所述栅电极和所述漏电极之间;以及栅电极，设置在所述栅电极和所述虚设电极焊盘上， 以及用于电连接电极焊盘的电场电极。
-
-
公开(公告)号：KR102208076B1
公开(公告)日：2021-01-28
申请号：KR1020160016435
申请日：2016-02-12
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L29/66 , H01L29/78 , H01L29/45 , H01L29/417
Abstract: 본발명의실시예에따른고전자이동도트랜지스터는서로마주보는제1면과제2 면을포함하고, 상기제1 면과상기제2 면을관통하는비아홀을구비한기판과, 상기기판의제1 면상에제공된활성층과, 상기활성층상에위치하고상기활성층의일부를노출하는게이트리쎄스영역을포함한캡층과, 상기캡층상에위치하며상기캡층및 상기활성층중 어느하나의층에오믹접촉한소스전극과, 상기캡층상에서상기소스전극으로부터이격되며상기캡층에오믹접촉한드레인전극과, 상기소스전극과상기드레인전극상에위치하고상기게이트리쎄스영역에대응되는개구부를구비하여상기게이트리쎄스영역을노출시키는절연층과, 상기절연층상에서상기소스전극과상기드레인전극사이에위치한제1 전계전극과, 상기절연층상에서상기제1 전계전극과전기적으로연결된게이트전극및 상기기판의제2 면상에제공되며상기비아홀을통해상기활성층과접촉되는제2 전계전극을포함한다.
-
-
公开(公告)号：KR1020170097807A
公开(公告)日：2017-08-29
申请号：KR1020160018998
申请日：2016-02-18
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L29/06 , H01L29/66 , H01L21/027
Abstract: 본발명의일 실시예에따른반도체소자는기판상에제공된제1 반도체층, 상기제1 반도체층상에제공된제2 반도체층, 상기제2 반도체층상에제공된게이트전극, 상기제2 반도체층상에제공되며제1 유전상수를가지는저유전층, 상기제2 반도체층상에제공되며상기제2 유전상수보다큰 제2 유전상수를가지는고유전층, 및상기제2 반도체층상에상기게이트전극과이격되어형성된소스전극및 드레인전극을포함한다. 상기게이트전극, 상기고유전층, 상기저유전층은동일평면상에제공된다.
Abstract translation: 根据本发明实施例的半导体器件设置在设置在衬底上的第一半导体层上，设置在第一半导体层上的第二半导体层，设置在第二半导体层上的栅电极， 具有第一介电常数的低介电常数层;设置在第二半导体层上并具有大于第二介电常数的第二介电常数的高介电常数层;以及形成在第二半导体层上的源电极， 排水电极。 栅电极，高介电常数层和低介电层设置在同一平面上。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.018 seconds)
