公开(公告)号：KR1020030072528A

公开(公告)日：2003-09-15

申请号：KR1020020011404

申请日：2002-03-04

Applicant: 한국전자통신연구원

Inventor： 백문철 ,  심규환 ,  한기평 ,  김약연 ,  손영준 ,  김태엽 ,  조경익 ,  홍성의 ,  윤순길

IPC: H01L21/84

Abstract: PURPOSE: A method for manufacturing a nitride semiconductor substrate is provided to be capable of reducing manufacturing costs and increasing the area. CONSTITUTION: A buffer layer(11) made of an aluminum nitride(AlN) film is formed on a silicon substrate(10) for buffering lattice mismatch by using MBE(Molecular Bean Epitaxy). An oxide layer(11a) is formed on the buffer layer(11) by performing thermal oxidation processing. A nitride layer(12) is formed on the oxide layer(11a). Then, the silicon substrate(10) is removed.

Abstract translation: 目的：提供一种制造氮化物半导体衬底的方法，以能够降低制造成本并增加面积。 构成：通过使用MBE（Molecular Bean Epitaxy）在硅衬底（10）上形成由氮化铝（AlN）膜制成的缓冲层（11），用于缓冲晶格失配。 通过进行热氧化处理，在缓冲层（11）上形成氧化物层（11a）。 在氧化物层（11a）上形成氮化物层（12）。 然后，去除硅衬底（10）。

公开(公告)号：KR100794653B1

公开(公告)日：2008-01-14

申请号：KR1020060056215

申请日：2006-06-22

Applicant: 한국전자통신연구원

Inventor： 오대곤 ,  이진홍 ,  김진수 ,  홍성의 ,  최병석 ,  김현수 ,  김성복

IPC: H01S5/12

CPC classification number: H01S5/12 ,  B82Y20/00 ,  H01S5/0425 ,  H01S5/3412 ,  H01S5/34306 ,  H01S2301/185

Abstract: 본 발명은 분포 궤환형 양자점 반도체 레이저 구조물에 관한 것이다.
본 분포 궤환형 양자점 반도체 레이저 구조물은 하부 전극 상에 형성되는 제1 클래드층과, 상기 제1 클래드층 상에 형성되는 광도파로와, 상기 광도파로 상에 형성되며, 주기적으로 배치되는 복수의 그레이팅을 포함하는 그레이팅 구조층과, 상기 그레이팅 구조층 상에 형성되는 제1 SCH(Separate confinement hetero) 층과, 상기 제1 SCH 상에 형성되며, 복수의 양자점을 포함하는 활성층과, 상기 활성층 상에 형성되는 제2 SCH층과, 상기 제2 SCH층 상에 형성되는 제2 클래드층과, 상기 제2 클래드층 상에 형성되는 오믹층과, 상기 오믹층 상에 형성되는 상부 전극을 포함하는 것을 특징으로 한다.
이에 따라, 그레이팅 구조층을 기준으로 활성층 반대쪽에 광도파로를 위치시킴으로써, 단일 광모드의 효율을 증대시키고, 전류 주입을 위한 전극을 비대칭 다전극 구조를 사용함으로써, 단일 모드 반도체 레이저 구조물의 순도 및 수율을 극대화시킬 수 있다.
양자점, 반도체레이저, 분포궤환형, 광도파로, 활성층

公开(公告)号：KR100766084B1

公开(公告)日：2007-10-12

申请号：KR1020060084913

申请日：2006-09-05

Applicant: 한국전자통신연구원

Inventor： 오대곤 ,  이진홍 ,  김진수 ,  홍성의 ,  곽호상

IPC: H01S5/12

Abstract: 본 발명은 분포 귀환형 반도체 레이저 구조물에 관한 것으로, 본 반도체 레이저 구조물은 제1 클래드층; 상기 제1 클래드층 상에 형성되는 제1 리지도파로; 상기 제1 리지도파로 상에 형성되는 활성층; 상기 활성층 상에 형성되는 제2 리지도파로; 상기 제2 리지도파로 상에 형성되는 제2 클래드층; 및 상기 제2 클래드층 상에 형성되는 오믹콘택층을 포함하며, 상기 제1 클래드층 및 상기 제2 클래드층 중 적어도 어느 하나에 형성되며, 상기 제1 리지 도파로 또는 상기 제2 리지 도파로와 소정 각도를 이루면서 상기 제1 리지 도파로 또는 상기 제2 리지 도파로의 길이 방향을 따라 주기적으로 배치되는 복수의 그레이팅을 포함한다.
이에 따라, 대량생산이 가능한 일반적인 홀로그램 리소그래피 공정을 적용할 수 있어 공정시간을 단축할 수 있으며, 완전한 단일 파장을 얻기 위한 추가적인 공정이 필요 없는 양자점 활성층을 사용하는 분포귀환형 반도체 레이저 구조물을 제공할 수 있다.
단일파장, 분포귀환형, 그레이팅, 리지 도파로, 각도

公开(公告)号：KR100766069B1

公开(公告)日：2007-10-12

申请号：KR1020060086028

申请日：2006-09-07

Applicant: 한국전자통신연구원

Inventor： 김진수 ,  이진홍 ,  홍성의 ,  곽호상 ,  최병석 ,  오대곤

IPC: H01S5/12

Abstract: 본 발명은 분포 귀환형 양자점 레이저 다이오드 및 그 제조 방법에 관한 것으로, 본 발명에 따른 양자점 레이저 다이오드의 제조방법은, 기판상에 복수의 그레이팅을 포함하는 그레이팅 구조층을 형성하는 단계; 상기 그레이팅 구조층 상부에 제1 격자정합층을 형성하는 단계; 상기 제1 격자정합층 상에 적어도 하나의 양자점을 갖는 하나이상의 양자점층을 형성하는 단계; 상기 양자점층 상에 제2 격자정합층을 형성하는 단계; 상기 제2 격자정합층상에 클래드층을 형성하는 단계; 및 상기 클래드층 상에 오믹 콘택층을 형성하는 단계를 포함한다. 이에 따라, 양자점의 균일도에 영향을 받지 않으면서도 원하는 파장에서 높은 이득을 얻을 수 있어 레이저 다이오드의 특성을 개선할 수 있다.
그레이팅, 양자점, 레이저 다이오드

公开(公告)号：KR100710048B1

公开(公告)日：2007-04-23

申请号：KR1020050043466

申请日：2005-05-24

Applicant: 한국전자통신연구원

Inventor： 홍성의 ,  이진홍 ,  김진수 ,  곽호상 ,  오대곤

IPC: H01S5/30 ,  H01S5/22

CPC classification number: B82Y10/00 ,  B82Y20/00

Abstract: 본 발명은 반도체 레이저 다이오드 및 그 제조방법에 관한 것으로, 기판 상에 하부 클래딩층, 광도파층, 활성층, 상부 클래딩층 및 오옴 접촉층을 순차적으로 적층한 후, 식각 공정을 통해 형성된 릿지; 상기 릿지의 폭을 조절하기 위해 상기 상부 및 하부 클래딩층의 표면부에 형성된 산화층; 상기 산화층이 형성된 릿지의 양 측면 각각에 형성된 유전체층; 상기 오옴 접촉층 상부와 상기 유전체층을 감싸도록 형성된 상부 전극층; 및 상기 기판의 하단에 형성된 하부 전극층을 포함함으로써, 기존의 반도체 레이저 다이오드의 제작공정에 비해 간단하며, 습식 산화시간의 조절에 의해서 릿지의 폭을 자유롭게 조절할 수 있을 뿐만 아니라 자동으로 오옴 접촉면을 형성할 수 있는 효과가 있다.
반도체 레이저 다이오드, RWG, 산화층, 오옴 접촉층, 양자점, 릿지

公开(公告)号：KR100698015B1

公开(公告)日：2007-03-23

申请号：KR1020050047353

申请日：2005-06-02

Applicant: 한국전자통신연구원

Inventor： 홍성의 ,  김진수 ,  이진홍 ,  곽호상 ,  한원석 ,  오대곤 ,  이철욱

IPC: H01S5/30

Abstract: 본 발명은 양자점의 광 방출 파장을 자유롭게 조절하기 위한 반도체 소자 및 그 제조방법에 관한 것이다.
본 반도체 소자 제조방법은 기판과 격자정합을 이루는 제1 장벽층을 상기 기판상에 성장시키기 위해, 상기 제1 장벽층을 성장시키는 성장온도로 상기 제1 장벽층을 성장시키는 단계; 상기 제1 장벽층 상에 상기 성장온도를 제1 온도로 낮추어 양자점을 성장시키는 단계; 상기 제1 장벽층 상에 상기 양자점의 일부 또는 전부와 접촉하여 상기 양자점의 이동을 억제하는 억제층을 성장시키는 단계; 및 상기 억제층 및 상기 양자점 상에 상기 제1 온도보다 높은 제2 온도로 상기 기판과 격자정합을 이루는 제2 장벽층을 성장시키는 단계를 포함한다.
이에 따라, 반도체 소자의 활성층인 양자점의 광 방출 파장을 용이하게 조절할 수 있다.
양자점, 비소화인듐알루미늄갈륨, 상 분리

公开(公告)号：KR1020060059780A

公开(公告)日：2006-06-02

申请号：KR1020050047353

申请日：2005-06-02

Applicant: 한국전자통신연구원

Inventor： 홍성의 ,  김진수 ,  이진홍 ,  곽호상 ,  한원석 ,  오대곤 ,  이철욱

IPC: H01S5/30

CPC classification number: H01S5/3202 ,  H01L33/06 ,  H01S5/2009 ,  H01S2304/02

Abstract: 본 발명은 양자점의 광 방출 파장을 자유롭게 조절하기 위한 반도체 소자 및 그 제조방법에 관한 것이다.
본 반도체 소자 제조방법은 기판과 격자정합을 이루는 제1 장벽층을 성장시키는 성장 온도에서 상기 기판 상에 성장시키는 단계; 상기 제1 장벽층 상에 상기 성장온도를 제1 온도로 낮추어 양자점을 성장시키는 단계; 상기 제1 장벽층 상에 상기 양자점과 적어도 부분적으로 접촉하며 상기 양자점의 이동을 억제하는 억제층을 성장시키는 단계; 상기 억제층 및 상기 양자점 상에 상기 제1 온도 보다 높은 제2 온도로 상기 기판과 격자정합을 이루는 제2 장벽층을 성장시키는 단계를 포함한다.
이에 따라, 반도체 소자의 활성층인 양자점의 광 방출 파장을 용이하게 조절할 수 있다.
양자점, 비소화인듐알루미늄갈륨, 상 분리

公开(公告)号：KR1020060064476A

公开(公告)日：2006-06-13

申请号：KR1020050052575

申请日：2005-06-17

Applicant: 한국전자통신연구원

Inventor： 오대곤 ,  이진홍 ,  김진수 ,  홍성의 ,  곽호상

IPC: H01S5/18 ,  H01S5/12

CPC classification number: H01S5/18313 ,  H01S5/1231 ,  H01S5/1237 ,  H01S5/2031

Abstract: 분포귀환형 반도체 레이저를 제공한다. 본 발명은 기판 상에 형성된 하부 클래드층과, 상기 하부 클래드층 상에 활성층 및 상부 클래드층이 순차적으로 형성되어 구성된 리지를 포함한다. 상기 활성층을 포함하는 상기 리지의 일측벽 또는 양측벽에는 상기 활성층 및 공진축의 수직방향으로 형성되어 단일 가로 모드 발진을 가능하게 하는 그레이팅이 형성되어 있다. 상기 그레이팅은 발진 파장(λ)의 1/2의 정수배(nλ/2, n=1,2,3..)에 해당하는 주기로 형성되어 있다.

公开(公告)号：KR100537079B1

公开(公告)日：2005-12-16

申请号：KR1020020081481

申请日：2002-12-18

Applicant: 한국전자통신연구원

Inventor： 오대곤 ,  이진홍 ,  김진수 ,  홍성의 ,  한원석

IPC: H01L21/20

Abstract: 본 발명은 기판상에 유전체 박막을 선택적으로 오픈하여 이 부위에 양자점을 형성함으로써, 양자점 파장을 조절할 수 있도록 하는 방법을 제시한다. 위치에 따라 서로 다른 선택적 면적을 허용하므로써 동시에 서로 다른 양자점 파장을 가지도록 할 수 있으며 이러한 기술을 활용하여 파장대역의 폭을 조절하거나 여러가지 기능이 한 칩 위에서 동작하는 단일칩으로 집적된 광자집적회로 소자를 구현할 수 있다.

公开(公告)号：KR100461505B1

公开(公告)日：2004-12-14

申请号：KR1020020011404

申请日：2002-03-04

Applicant: 한국전자통신연구원

Inventor： 백문철 ,  심규환 ,  한기평 ,  김약연 ,  손영준 ,  김태엽 ,  조경익 ,  홍성의 ,  윤순길

IPC: H01L21/84

Abstract: PURPOSE: A method for manufacturing a nitride semiconductor substrate is provided to be capable of reducing manufacturing costs and increasing the area. CONSTITUTION: A buffer layer(11) made of an aluminum nitride(AlN) film is formed on a silicon substrate(10) for buffering lattice mismatch by using MBE(Molecular Bean Epitaxy). An oxide layer(11a) is formed on the buffer layer(11) by performing thermal oxidation processing. A nitride layer(12) is formed on the oxide layer(11a). Then, the silicon substrate(10) is removed.

Abstract translation: 目的：提供一种用于制造氮化物半导体衬底的方法，以能够降低制造成本和增加面积。 构成：在硅衬底（10）上形成由氮化铝（AlN）膜制成的缓冲层（11），以通过使用MBE（分子束外延）缓冲晶格失配。 通过执行热氧化处理在缓冲层（11）上形成氧化物层（11a）。 在氧化物层（11a）上形成氮化物层（12）。 然后，去除硅衬底（10）。