公开(公告)号：GB2483612B

公开(公告)日：2013-07-10

申请号：GB201200546

申请日：2010-06-17

Applicant: IBM

Inventor： ABOU-KHALIL MICHEL J ,  LEE TOM C ,  GAUTHIER JR ROBERT J ,  PUTNAM CHRISTOPHER S ,  MITRA SOUVICK ,  LI JUNJUN

IPC: H01L21/82 ,  H01L27/02

Abstract: In one embodiment of an e-fuse programming/re-programming circuit, the e-fuse has two short high atomic diffusion resistance conductor layers positioned on opposite sides and at a same end of a long low atomic diffusion resistance conductor layer. A voltage source is used to vary the polarity and, optionally, the magnitude of voltage applied to the terminals in order to control bi-directional flow of electrons within the long conductor layer and, thereby formation of opens and/or shorts at the long conductor layer-short conductor layer interfaces. The formation of such opens and/or shorts can be used to achieve different programming states. Other circuit structure embodiments incorporate e-fuses with additional conductor layers and additional terminals so as to allow for even more programming states. Also disclosed are embodiments of associated e-fuse programming and re-programming methods.

公开(公告)号：GB2497704A

公开(公告)日：2013-06-19

申请号：GB201306287

申请日：2011-09-14

Applicant: IBM

Inventor： ABOU-KHALIL MICHEL J ,  GAUTHIER JR ROBERT J ,  LEE TOM C ,  LI JUNJUN ,  MITRA SOUVICK ,  PUTNAM CHRISTOPHER S

IPC: H01L27/02

Abstract: Bi-directional back-to-back stacked SCRs for high-voltage pin ESD protection, methods of manufacture and design structures are provided. The device includes a symmetrical bi-directional back-to-back stacked silicon controlled rectifier (SCR). An anode (10a) of a first of the back-to-back stacked SCR (10) is connected to an input (30). An anode (20a) of a second of the back-to-back stacked SCR (20) is connected to ground (GND). Cathodes (10b, 20b) of the first and second of the back- to-back stacked SCR are connected together. Each of the symmetrical bi-directional back-to-back SCRs include a pair of diodes (Di, D2) directing current towards the cathodes which, upon application of a voltage, become reverse biased effectively deactivating elements from one of the symmetrical bi-directional back-to-back SCRs while the diodes (D3, D4) of another of the symmetrical bi-directional back-to-back SCRs direct current in the same direction as the reverse biased diodes.

公开(公告)号：DE112011102518B4

公开(公告)日：2018-09-06

申请号：DE112011102518

申请日：2011-09-14

Applicant: IBM

Inventor： ABOU-KHALIL MICHEL ,  GAUTHIER ROBERT J ,  LEE TOM C ,  LI JUNJUN ,  MITRA SOUVICK ,  PUTNAM CHRISTOPHER S

IPC: H01L23/60 ,  H01L21/822 ,  H01L29/747

Abstract: Verfahren zur Herstellung eines Halbleitererzeugnisses, das aufweist:in einem ersten Abschnitt:Ausbilden von Grabenisolationsstrukturen mithilfe von Lithographie-, Ätz- und Abscheideprozessen in einer oberen Schicht eines Silicium-auf-Isolator-Substrats (SOI);zusammenhängend Ausbilden einer n-Wanne und einer p-Wanne in der oberen Schicht, die durch die Grabenisolationsstrukturen begrenzt werden; undAusbilden einer n+-Zone und einer p+-Zone sowohl in der n-Wanne als auch in der p-Wanne mithilfe von Dotierstoffen und gleichzeitiges Blockieren von Abschnitten der n-Wanne und der p-Wanne mit Blöcken; undin einem zweiten Abschnitt angrenzend an den ersten Abschnitt:Ausbilden der Grabenisolationsstrukturen mithilfe derselben CMOS-Bearbeitungsschritte wie bei den Grabenisolationsstrukturen des ersten Abschnitts;Ausbilden der zusammenhängenden n-Wanne und p-Wanne in der oberen Schicht, die durch die Grabenisolationsstrukturen begrenzt werden, mithilfe derselben CMOS-Bearbeitungsschritte wie bei der n-Wanne und der p-Wanne in dem ersten Abschnitt; undAusbilden einer einzigen n+-Zone in der n-Wanne und einer einzigen p+-Zone in der p-Wanne mithilfe derselben CMOS-Bearbeitungsschritte wie bei den n+-Zonen und den p+-Zonen des ersten Abschnitts, wobei Abschnitte der n-Wanne und der p-Wanne die einzige n+-Zone und die einzige p+-Zone trennen.

公开(公告)号：GB2505775B

公开(公告)日：2014-12-24

申请号：GB201314519

申请日：2012-01-20

Applicant: IBM

Inventor： ABOU-KHALIL MICHAEL J ,  GAUTHIER ROBERT J JR ,  LEE TOM C ,  LI JUNJUN ,  SOUVICK MITRA ,  PUTNAM CHRISTOPHER S

IPC: H01L29/66 ,  H01L27/02 ,  H01L29/74 ,  H01L29/861

公开(公告)号：DE112010002791B4

公开(公告)日：2014-03-20

申请号：DE112010002791

申请日：2010-06-17

Applicant: IBM

Inventor： ABOU-KHALIL MICHEL J ,  LEE TOM C ,  LI JUNJUN ,  GAUTHIER ROBERT J JR ,  PUTNAM CHRISTOPHER S ,  MITRA SOUVICK

IPC: H01L23/525 ,  H01L21/768 ,  H01L27/02 ,  H01L27/112

Abstract: Schaltkreisstruktur (100), die Folgendes umfasst: eine Sicherung (150) mit einer ersten Leiterschicht (110), mit einer zweiten Leiterschicht (120) auf der ersten Leiterschicht (110) und mit einer dritten Leiterschicht (130) oberhalb der zweiten Leiterschicht (120), wobei die erste Leiterschicht (110) und die dritte Leiterschicht (130) jeweils einen höheren Atomdiffusionswiderstand als die zweite Leiterschicht (120) aufweisen; eine Spannungsquelle (170); und elektrische Verbindungen (161–164) zwischen der Spannungsquelle (170) und der ersten Leiterschicht (110), zwischen der Spannungsquelle (170) und entgegengesetzten Enden (121, 122) der zweiten Leiterschicht (120) und zwischen der Spannungsquelle (170) und der dritten Leiterschicht (130), wobei die Spannungsquelle (170) selektiv gesteuert werden kann, damit -eine Polarität der Spannung an ausgewählten elektrischen Verbindungen (161–164) geändert werden kann, wodurch ein bidirektionaler Elektronenfluss (220, 320, 420, 520) innerhalb der zweiten Leiterschicht (120) und dadurch eine zerstörungsfreie Bildung von entweder Leitungsunterbrechungen (201, 403, 501, 503) oder Kurzschlüssen innerhalb der zweiten Leiterschicht (120) an den Grenzflächen (125, 126) zur ersten Leiterschicht (110) und zur dritten Leiterschicht (130) selektiv gesteuert wird, wodurch reversibel aufgrund diffundierender Atome von den Grenzflächen (125, 126) weg aus den Kurzschlüssen die Leitungsunterbrechungen (201, 403, 501, 503) entstehen.