公开(公告)号：DE102012220825A1

公开(公告)日：2013-06-06

申请号：DE102012220825

申请日：2012-11-15

Applicant: IBM

Inventor： MESSENGER BRIAN W ,  PARRIES PAUL C ,  PEI CHENGWEN ,  WANG GENG ,  ZHANG YANLI

IPC: H01L27/12 ,  H01L21/768 ,  H01L21/8242 ,  H01L21/84 ,  H01L23/52 ,  H01L27/108

Abstract: Ein Verfahren zum Bilden einer Grabenstruktur, welches das Bilden einer metallhaltigen Schicht zumindest auf den Seitenwänden eines Grabens und das Bilden eines undotierten Halbleiter-Füllmaterials innerhalb des Grabens aufweist. Das undotierte Halbleiter-Füllmaterial und die metallhaltige Schicht werden mit einer ersten Ätzbehandlung bis zu einer ersten Tiefe innerhalb des Grabens zurückgenommen. Das undotierte Halbleiter-Füllmaterial wird anschließend mit einer zweiten Ätzbehandlung bis zu einer zweiten Tiefe innerhalb des Grabens zurückgenommen, die größer als eine erste Tiefe ist. Durch die zweite Ätzbehandlung wird zumindest ein Seitenwandabschnitt der metallhaltigen Schicht frei gelegt. Der Graben wird mit einer dotierten Halbleiter enthaltenden Materialfüllung gefüllt, wobei die dotierte Halbleitermaterialfüllung mit dem zumindest einen Seitenwandabschnitt der metallhaltigen Schicht in direktem Kontakt steht.

公开(公告)号：GB2494338A

公开(公告)日：2013-03-06

申请号：GB201221985

申请日：2011-03-31

Applicant: IBM

Inventor： BOOTH ROGER A ,  KANGGUO CHENG ,  PEI CHENGWEN ,  FURUKAWA TOSHIHARU

IPC: H01L27/06 ,  H01L21/8238 ,  H01L21/84 ,  H01L27/12 ,  H01L29/78 ,  H01L29/94

Abstract: An integrated circuit having finFETs(60a,b) and a metal-insulator-metal (MIM) fin capacitor (65) and methods of manufacture are disclosed. A method includes forming a first finFET (60a) comprising a first dielectric (25) and a first conductor (30); forming a second finFET (60b) comprising a second dielectric (40) and a second conductor (45); and forming a fin capacitor (65) comprising the first conductor (25), the second dielectric (40), and the second conductor (45).

公开(公告)号：DE112016000399B4

公开(公告)日：2019-04-04

申请号：DE112016000399

申请日：2016-02-15

Applicant: IBM

Inventor： WANG PING-CHUAN ,  PEI CHENGWEN ,  LI WAI-KIN

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/8234 ,  H01L23/58 ,  H01L27/088

Abstract: Halbleitereinheit (100) mit physikalisch unklonbarer Funktion (PUF), aufweisend:ein Halbleitersubstrat, das sich entlang einer ersten Richtung, um eine Länge zu definieren, und einer zweiten Richtung senkrecht zu der ersten Richtung erstreckt, um eine Dicke zu definieren;mindestens ein Paar von Halbleiterstrukturen (102a, 102b) auf dem Halbleitersubstrat, wobei das mindestens eine Paar von Halbleiterstrukturen aufweist:eine erste Halbleiterstruktur, die eine erste Gatedielektrikumsschicht (120a) mit einer ersten Form aufweist, die eine erste Schwellenspannung (Q1_Vt) definiert; undeine zweite Halbleiterstruktur, die eine zweite Gatedielektrikumsschicht (120b) mit einer zweiten dielektrischen Form aufweist, die umgekehrt bezüglich der ersten Form angeordnet ist und die eine zweite Schwellenspannung (Q2_Vt) definiert, die sich von der ersten Schwellenspannung unterscheidet.

公开(公告)号：DE112016000399T5

公开(公告)日：2017-10-26

申请号：DE112016000399

申请日：2016-02-15

Applicant: IBM

Inventor： WANG PING-CHUAN ,  PEI CHENGWEN ,  LI WAI-KIN

IPC: H01L29/78 ,  H01L21/82

Abstract: Eine Halbleitereinheit (100) mit physikalisch unklonbarer Funktion (PUF) enthält ein Halbleitersubstrat, das sich entlang einer ersten Richtung, um eine Länge zu definieren, und entlang einer zweiten Richtung entgegen der ersten Richtung erstreckt, um eine Dicke zu definieren. Auf dem Halbleitersubstrat ist mindestens ein Paar von Halbleiterstrukturen (102a, 102b) ausgebildet. Die Halbleiterstrukturen (102a, 102b) beinhalten eine erste Halbleiterstruktur (102a) und eine zweite Halbleiterstruktur (102b). Die erste Halbleiterstruktur (102a) enthält eine erste Gatedielektrikumsschicht (120a) mit einer ersten Form, die eine erste Schwellenspannung definiert. Die zweite Halbleiterstruktur (102b) enthält eine zweite Gatedielektrikumsschicht (120b) mit einer zweiten dielektrischen Form, die bezüglich der ersten Form umgekehrt angeordnet ist und die eine zweite Schwellenspannung definiert, die sich von der ersten Schwellenspannung unterscheidet.

公开(公告)号：GB2510525B

公开(公告)日：2015-12-16

申请号：GB201408644

申请日：2012-11-12

Applicant: IBM

Inventor： CHENG KANGGUO ,  ERVIN JOSEPH ,  PEI CHENGWEN ,  TODI RAVI M ,  WANG GENG

IPC: H01L29/78

公开(公告)号：DE112012005252T5

公开(公告)日：2014-10-09

申请号：DE112012005252

申请日：2012-11-12

Applicant: IBM

Inventor： CHENG KANGGUO ,  TODI RAVI M ,  ERVIN JOSEPH ,  PEI CHENGWEN ,  WANG GENG

IPC: H01L21/336

Abstract: Eine dielektrische Vorlagenschicht wird auf einem Substrat abgeschieden. Leitungsgräben werden innerhalb der dielektrischen Vorlagenschicht durch eine anisotrope Ätzung ausgebildet, die eine strukturierte Maskenschicht einsetzt. Bei der strukturierten Maskenschicht kann es sich um eine strukturierte Photolackschicht oder eine strukturierte Hartmaskenschicht handeln, die durch sonstige Bildübertragungsverfahren ausgebildet wird. Ein unterer Abschnitt jedes Leitungsgrabens wird durch einen selektiven Seltenerdoxid-Epitaxieprozess mit einem epitaktischen Seltenerdoxidmaterial gefüllt. Ein oberer Abschnitt jedes Leitungsgrabens wird durch einen selektiven Halbleiter-Epitaxieprozess mit einem epitaktischen Halbleitermaterial gefüllt. Die dielektrische Vorlagenschicht wird vertieft, um eine dielektrische Materialschicht auszubilden, die eine seitliche elektrische Isolation zwischen Finnenstrukturen bereitstellt, die jeweils einen Stapel aus einem Seltenerdoxid-Finnenabschnitt und einem Halbleiter-Finnenabschnitt beinhalten.

公开(公告)号：DE112012003231T5

公开(公告)日：2014-04-17

申请号：DE112012003231

申请日：2012-05-31

Applicant: IBM

Inventor： WANG GENG ,  PEI CHENGWEN ,  ZHANG YANLI

IPC: H01L29/78 ,  H01L21/336

Abstract: In einer Halbleiterschicht wird ein Paar von eine horizontale Stufe beinhaltenden Gräben gebildet, indem ein Paar von ersten Gräben mit einer ersten Tiefe d1 um eine Gate-Struktur auf der Halbleiterschicht herum gebildet wird, ein austauschbarer Abstandshalter 58 um die Gate-Struktur herum gebildet wird, um proximale Teilbereiche der ersten Gräben zu bedecken, und indem ein Paar von zweiten Gräben bis zu einer zweiten Tiefe d2 gebildet wird, die größer als die erste Tiefe d1 ist. Der austauschbare Abstandshalter wird entfernt, und es wird eine selektive Epitaxie durchgeführt, um einen integrierten epitaxialen Source- und Source-Erweiterungsbereich 16 sowie einen integrierten epitaxialen Drain- und Drain-Erweiterungsbereich 18 zu bilden. Nach einer Abscheidung und einer dielektrischen Planarisierungsschicht 70 und einer nachfolgenden Entfernung der Gate-Struktur sowie einer lateralen Erweiterung des Gate-Hohlraums 59 über den epitaxialen Source- 16 und Drain-Erweiterungsbereich 18 kann eine Ersetzungs-Gate-Struktur gebildet werden. Wechselweise kann eine dielektrische Schicht für eine Kontaktebene direkt auf den integrierten epitaxialen Bereichen abgeschieden werden und können Kontakt-Durchkontakt-Strukturen darin gebildet werden.

公开(公告)号：GB2497201B

公开(公告)日：2014-02-05

申请号：GB201221413

申请日：2012-11-28

Applicant: IBM

Inventor： PEI CHENGWEN ,  WANG GENG ,  RAUSCH WERNER ,  NUMMY KAREN

IPC: H01L27/108