公开(公告)号：DE112011102156T5

公开(公告)日：2013-05-16

申请号：DE112011102156

申请日：2011-08-26

Applicant: IBM

Inventor： SEBASTIAN ABU ,  ELEFTHERIOU EVANGELOS S ,  PANTAZI ANGELIKI ,  PAPANDREOU NIKOLAOS ,  POZIDIS CHARALAMPOS

IPC: G11C13/00

Abstract: Verfahren und Vorrichtungen zum Ermitteln des Zustands einer Phasenwechselspeicherzelle werden bereitgestellt. Eine Vielzahl von Messungen wird an der Zelle durchgeführt, wobei die Messungen von der unterschwelligen Strom/Spannungs-Kennlinie der Zelle abhängig sind. Die Messungen werden verarbeitet, um eine Maßzahl zu erhalten, welche von der Steigung der unterschwelligen Strom/Spannungs-Kennlinie abhängig ist. Der Zustand der Zelle wird dann in Abhängigkeit von dieser Maßzahl ermittelt, welche, im Gegensatz zum absoluten Zellenwiderstand, von Drift im Wesentlichen unbeeinflusst ist.

公开(公告)号：GB2495452A

公开(公告)日：2013-04-10

申请号：GB201301220

申请日：2011-06-24

Applicant: IBM

Inventor： CAIMI DANIELE ,  ELEFTHERIOU EVANGELOS ,  POZIDIS CHARALAMPOS ,  ROSSEL CHRISTOPHE ,  SEBASTIAN ABU

IPC: H01L45/00

Abstract: Disclosed is a method for manufacturing a resistive memory element (1) which comprises: providing a storage layer (2) comprising a resistance changeable material comprising carbon; providing contact layers (3, 4) for contacting the storage layer (2), wherein the storage layer (2) is disposed between a bottom contact layer (3) and a top contact layer (4); and doping the resistance changeable material with a dopant material, preferably hydrogen, nitrogen or a transition metal, and/or annealing the material. A corresponding resistive memory element (1) includes a bottom contact layer (3), a top contact layer (4) and a storage layer (2) disposed between the bottom contact layer (3) and the top contact layer (4), wherein the storage layer (2) comprises a resistance changeable material comprising carbon that is doped with a dopant material.

公开(公告)号：DE112020003290B4

公开(公告)日：2024-09-26

申请号：DE112020003290

申请日：2020-06-25

Applicant: IBM

Inventor： PLETKA ROMAN ALEXANDER ,  FISHER TIMOTHY ,  FRY AARON DANIEL ,  PAPANDREOU NIKOLAOS ,  IOANNOU NIKOLAS ,  TOMIC SASA ,  STOICA RADU IOAN ,  POZIDIS CHARALAMPOS ,  WALLS ANDREW

IPC: G06F12/00

Abstract: Computerimplementiertes Verfahren (650), das aufweist:Empfangen von Schreibanforderungen (652);Sammeln (664) der Schreibanforderungen in einem Auslagerungspuffer;Bestimmen (668) eines aktuellen Lesehitzewertes jeder logischen Seite, die den Schreibanforderungen entspricht;Zuordnen (670) jeder der Schreibanforderungen zu einer jeweiligen Schreibwarteschlange entsprechend dem aktuellen Lesehitzewert jeder logischen Seite, die den Schreibanforderungen entspricht, wobei jede der Schreibwarteschlangen einem anderen Seiten-Stripe entspricht, der physische Seiten aufweist, wobei die physischen Seiten, die jeder der jeweiligen Seiten-Stripes aufweist, einem gleichen Typ angehören; undAuslagern (674) der Daten in den Schreibanforderungen aus den Schreibwarteschlangen in ihre jeweiligen Seiten-Stripes.

公开(公告)号：DE112020006443T5

公开(公告)日：2022-12-15

申请号：DE112020006443

申请日：2020-12-09

Applicant: IBM

Inventor： MOERTL DANIEL ,  JAMSEK DAMIR ,  MARTIN ANDREW ,  POZIDIS CHARALAMPOS ,  GALBRAITH ROBERT ,  EKMAN JEREMY ,  HARRISON ABBY ,  GRABOWSKI GERLAD ,  NORGAARD STEVEN

IPC: G06F12/16

Abstract: Ein Arbeitsspeichersystem und Verfahren zum Speichern von Daten in einem oder mehreren Speicherchips umfasst: eine oder mehrere Speicherkarten, wobei jede eine Mehrzahl von Speicherchips aufweist, und jeder Chip eine Mehrzahl von Dies mit einer Mehrzahl von Speicherzellen aufweist; einen Arbeitsspeicher-Controller, der ein Übersetzungsmodul aufweist, wobei das Übersetzungsmodul ferner aufweist: eine Tabelle einer Übersetzung von logisch in virtuell (LVT) mit einer Mehrzahl von Einträgen, wobei jeder Eintrag in der LVT konfiguriert ist, um eine logische Adresse einer virtuellen Blockadresse (VBA) zuzuordnen, wobei die VBA einer Gruppe der Speicherzellen auf der einen oder den mehreren Speicherkarten entspricht, wobei jeder Eintrag in der LVT ferner eine Schreibabnutzungsebenen-Zählung, um die Anzahl von Schreiboperationen in die VBA zu verfolgen, die diesem LVT-Eintrag zugeordnet sind, und eine Leseabnutzungsebenen-Zählung umfasst, um die Anzahl von Leseoperationen für die VBA zu verfolgen, die diesem LVT-Eintrag zugeordnet sind.

公开(公告)号：DE112015005742T5

公开(公告)日：2017-11-30

申请号：DE112015005742

申请日：2015-12-15

Applicant: IBM

Inventor： PAPANDREOU NIKOLAOS ,  CAMP CHARLES JOHN ,  PARNELL THOMAS ,  POZIDIS CHARALAMPOS ,  MITTELHOLZER THOMAS

IPC: G06F12/16 ,  G06F3/06 ,  G06F12/00 ,  G06F12/04

Abstract: Ein Verfahren beinhaltet gemäß einer Ausführungsform Auswählen einer Kombination von komprimierten logischen Seiten von Daten aus einem Puffer, um einen Umfang von genutztem Raum in einem Fehlerkorrekturcode-Container auf den größtmöglichen Wert zu bringen. Das Verfahren enthält außerdem vorzugsweise Verarbeiten der Kombination von komprimierten logischen Seiten zum Erzeugen von Fehlerkorrekturcode-Daten. Das Verfahren kann des Weiteren beinhalten Schreiben der Daten, die der Kombination von komprimierten logischen Seiten entsprechen, und der zugehörigen Fehlerkorrekturcode-Daten in einen nichtflüchtigen Direktzugriffsspeicher. Weitere Systeme, Verfahren und Computerprogrammprodukte sind in zusätzlichen Ausführungsformen beschrieben.

公开(公告)号：GB2522960B

公开(公告)日：2016-02-10

申请号：GB201420447

申请日：2014-11-18

Applicant: IBM

Inventor： MITTELHOLZER THOMAS ,  PAPANDREOU NIKOLAOS ,  POZIDIS CHARALAMPOS

IPC: G06F11/10 ,  H03M13/13 ,  H03M13/29

公开(公告)号：GB2525430A

公开(公告)日：2015-10-28

申请号：GB201407279

申请日：2014-04-25

Applicant: IBM

Inventor： MITTELHOLZER THOMAS ,  PAPANDREOU NIKOLAOS ,  PARNELL THOMAS ,  POZIDIS CHARALAMPOS

IPC: H04L1/00 ,  H03M13/03

Abstract: Encoding data supplied to a data channel using a quarter product code CQ, having identical row and column codes and being reversible, whereby a codeword corresponds to a triangular sub-array of a square matrix confined between its diagonal and anti-diagonal. K input data symbols are stored for encoding. The K input data symbols are assigned to respective symbol locations in a notional square array, having n rows and n columns of symbol locations, to define a plurality of k-symbol words in respective rows of the array. The k-symbol words are encoded by encoding rows and columns of the array in dependence on a product code C having identical row and column codes, each being a reversible error-correction code of dimension k and length n=2n. This encoding is performed so as to define a codeword, having n2 code symbols corresponding to respective locations of said array, of a quarter product code CQ defined by CQ = { X − XT − (X − XT)F } where X is an (n by n)-symbol matrix defining a codeword of said product code C, XT is the transpose matrix of X, and (X − XT)F is a reflection of matrix (X − XT) in the anti-diagonal thereof. The n(n − 1) code symbols in said codeword of CQ which correspond to respective locations in a triangular sub-array confined between the diagonal and anti-diagonal of said array are then output to the data channel.

公开(公告)号：GB2513592A

公开(公告)日：2014-11-05

申请号：GB201307788

申请日：2013-04-30

Applicant: IBM

Inventor： MITTELHOLZER THOMAS ,  PAPANDREOU NIKOLAOS ,  POZIDIS CHARALAMPOS

IPC: G11C11/56 ,  G06F11/08 ,  G06F11/10 ,  H03M13/37

Abstract: Methods (figures 2,3) and apparatus (figure 1) are provided for detecting N-symbol codewords each being a permutation of one of a predefined plurality of N-symbol initial vectors whose symbols are ordered according to symbol value. The symbols of each codeword, each of which has one of q symbol values, are stored in respective q-level memory cells where q>2. The memory cells storing each codeword are read to obtain a read signal (10 figure 2) comprising N signal components corresponding to respective symbols of the codeword. The memory cell level which most-closely corresponds to each read signal component is then detected according to a first correspondence criterion dependent on reference signal levels for the q cell levels (12,13 figure 2). Unreliable read signal components are identified in dependence on a reliability indicator for each component 22. The reliability indicator is dependent on proximity of the component to the reference signal level for the most-closely corresponding memory cell level 22. For each unreliable read signal component, the next-most-closely corresponding memory cell level according to the first correspondence criterion is additionally detected 23. For each read signal, a set of ordered codeword vectors is defined. Each ordered codeword vector has N symbols corresponding to respective components of the read signal ordered according to signal level. The symbol values in each ordered codeword vector correspond to one possible combination of the detected memory cell levels for the read signal components. A set of candidate initial vectors 25 for a read signal comprises the intersection of the set of ordered codeword vectors for that read signal and said predefined plurality of initial vectors. If the set of candidate initial vectors for a read signal contains at least one vector, the codeword corresponding to that read signal is detected in dependence on the set of candidate initial vectors 26.

公开(公告)号：DE112020005695B4

公开(公告)日：2025-03-27

申请号：DE112020005695

申请日：2020-10-26

Applicant: IBM

Inventor： PAPANDREOU NIKOLAOS ,  PLETKA ROMAN ,  STOICA RADU ,  IOANNOU NIKOLAS ,  TOMIC SASA ,  POZIDIS CHARALAMPOS

IPC: G06F12/02 ,  G11C11/56

Abstract: Computersystem zum Steuern des Betriebes eines Array von nichtflüchtigen Speicherzellen (2), das Zellen aufweist, die selektiv für Einzelbit- und Multibit-Speicherung konfigurierbar sind, das Computersystem aufweisend:einen oder mehrere Computerprozessoren;einen Speichercontroller (4);ein oder mehrere von einem Computer lesbare Speichermedien; undProgrammanweisungen, die auf den von einem Computer lesbaren Speichermedien gespeichert sind, wobei die Programmanweisungen von einer Verarbeitungseinheit eines Speichercontrollers (4) ausführbar sind, um den Speichercontroller (4) zu veranlassen zum:selektiven Konfigurieren des Array (2) für den Betrieb in einem Hybrid-Modus, in dem das Array (2) sowohl für Einzelbit-Speicherung konfigurierte Zellen als auch für Multibit-Speicherung konfigurierte Zellen aufweist, und in einem Multibit-Modus, in dem alle Zellen in dem Array für Multibit-Speicherung konfiguriert sind; unddynamischen Umschalten zwischen der Hybrid-Modus- und der Multibit-Modus-Konfiguration des Array (2) in Abhängigkeit davon, ob eine Array-Kapazitätsnutzung einen definierten Schwellenwert überschreitet, der mit einer verbesserten Lebensdauer des Array verbunden ist; undvor dem Betrieb des Array, Definieren eines Schwellenwertes in Abhängigkeit eines Satzes von Systemparametern für das Array, wobei die Parameter auf Informationen hinweisen, die ausgewählt sind aus der Gruppe, die aus Folgendem besteht:- Rohzellenlebensdauer im Einzelbit-Modus und im Multibit-Modus,- Größe des Array (2),- Arbeitslast-Arten des Array (2),- eines von einem statischen Hybrid-Modus, bei dem ein Anteil der Einzelbit- und Multibit-Zellen statisch sind, und einem dynamischen Hybrid-Modus, bei dem der Anteil für den Betrieb des Array (2) in dem Hybrid-Modus dynamisch bestimmt wird,und- ob eine Schreib-Heat-Segregation für den Betrieb des Array (2) im Hybrid-Modus verfügbar ist.

公开(公告)号：AU2020374243A1

公开(公告)日：2022-03-31

申请号：AU2020374243

申请日：2020-10-16

Applicant: IBM

Inventor： PAPANDREOU NIKOLAOS ,  POZIDIS CHARALAMPOS ,  IOANNOU NIKOLAS ,  PLETKA ROMAN ,  STOICA RADU ,  TOMIC SASA ,  FISHER TIMOTHY ,  FRY AARON

IPC: G11C29/02 ,  G11C11/56 ,  G11C16/26

Abstract: A computer-implemented method, according to one approach, is for calibrating read voltages for a block of memory. The computer-implemented method includes: determining a current operating state of a block which includes more than one word-line therein, and where more than one read voltage is associated with each of the word-lines. Moreover, for each of the word-lines in the block: one of the read voltages associated with the given word-line is selected as a reference read voltage, and an absolute shift value is calculated for the reference read voltage. A relative shift value is determined for each of the remaining read voltages associated with the given word-line, where the relative shift values are determined with respect to the reference read voltage. Furthermore, each of the read voltages associated with the given word-line are adjusted using the absolute shift value and each of the respective relative shift values.