中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

25 records (took 0.017 seconds)

    12.
    发明专利
    未知

    公开(公告)号：DE69929496D1

    公开(公告)日：2006-04-06

    申请号：DE69929496

    申请日：1999-03-09

    Applicant: IBM

    Inventor： EDELSTEIN DANIEL CHARLES ,  HARPER JAMES MCKELL EDWIN C O ,  HU CHAO-KUN ,  SIMON ANDREW H ,  UZOH CYPRIAN EMEKA

    IPC: H01L23/52 ,  H01L23/532 ,  H01L21/3205 ,  H01L21/768

    Abstract: The present invention discloses an interconnection structure for providing electrical communication with an electronic device which includes a body that is formed substantially of copper and a seed layer of either a copper alloy or a metal that does not contain copper sandwiched between the copper conductor body and the electronic device for improving the electromigration resistance, the adhesion property and other surface properties of the interconnection structure. The present invention also discloses methods for forming an interconnection structure for providing electrical connections to an electronic device by first depositing a seed layer of copper alloy or other metal that does not contain copper on an electronic device, and then forming a copper conductor body on the seed layer intimately bonding to the layer such that electromigration resistance, adhesion and other surface properties of the interconnection structure are improved.

    Elektrisches Bauelement, insbesondere CMOS-Bauelement, und Verfahren zum Herstellen eines Halbleiterbauelements
    15.
    发明专利
    Elektrisches Bauelement, insbesondere CMOS-Bauelement, und Verfahren zum Herstellen eines Halbleiterbauelements 未知

    公开(公告)号：DE112011100788B4

    公开(公告)日：2014-05-15

    申请号：DE112011100788

    申请日：2011-02-24

    Applicant: IBM

    Inventor： SIMON ANDREW H ,  KWON UNOH ,  LI ZHENGWEN ,  WONG KEITH KWONG HON ,  PAPADATOS FILIPPOS ,  CHUDZIK MICHAEL P

    IPC: H01L21/8238 ,  H01L21/283 ,  H01L27/092

    Abstract: Verfahren zum Bilden eines Halbleiterbauelements, aufweisend: Bilden eines ersten Opferstapels (15) und eines zweiten Opferstapels (20) auf einem Halbleitersubstrat (5), wobei der erste Opferstapel und der zweite Opferstapel jeweils eine Gate-Dielektrikumschicht (10) aufweisen, wobei sich der erste Opferstapel in einem ersten Bauelementbereich (6) des Halbleitersubstrats zwischen einem Source-Bereich des n-Typs und einem Drain-Bereich des n-Typs befindet, und sich der zweite Opferstapel in einem zweiten Bauelementbereich (7) des Halbleitersubstrats zwischen einem Source-Bereich des p-Typs und einem Drain-Bereich des p-Typs befindet; Bilden eines Zwischenebenendielektrikums (30), das eine obere Oberfläche aufweist, die mit einer oberen Oberfläche des ersten Opferstapels und des zweiten Opferstapels koplanar ist; Entfernen eines Teils des ersten Opferstapels und des zweiten Opferstapels, um die Gate-Dielektrikumschicht (10) freizulegen; Bilden einer Austrittsarbeitsmetallschicht (25) des p-Typs auf der Gate-Dielektrikumschicht; Bilden eines Durchkontakts (23) zu jeweils dem Source-Bereich (21) des n-Typs, dem Drain-Bereich (22) des n-Typs, dem Source-Bereich des p-Typs und dem Drain-Bereich des p-Typs; Entfernen der Austrittsarbeitsmetallschicht des p-Typs von dem ersten Bauelementbereich, wobei die Austrittsarbeitsmetallschicht des p-Typs in dem zweiten Bauelementbereich bleibt; ...

    17.
    发明专利
    未知

    公开(公告)号：DE69929496T2

    公开(公告)日：2006-08-24

    申请号：DE69929496

    申请日：1999-03-09

    Applicant: IBM

    Inventor： EDELSTEIN DANIEL CHARLES ,  HARPER JAMES MCKELL EDWIN WINC ,  HU CHAO-KUN ,  SIMON ANDREW H ,  UZOH CYPRIAN EMEKA

    IPC: H01L23/52 ,  H01L23/532 ,  H01L21/3205 ,  H01L21/768

    Abstract: The present invention discloses an interconnection structure for providing electrical communication with an electronic device which includes a body that is formed substantially of copper and a seed layer of either a copper alloy or a metal that does not contain copper sandwiched between the copper conductor body and the electronic device for improving the electromigration resistance, the adhesion property and other surface properties of the interconnection structure. The present invention also discloses methods for forming an interconnection structure for providing electrical connections to an electronic device by first depositing a seed layer of copper alloy or other metal that does not contain copper on an electronic device, and then forming a copper conductor body on the seed layer intimately bonding to the layer such that electromigration resistance, adhesion and other surface properties of the interconnection structure are improved.

    VERFAHREN ZUR HERSTELLUNG ELEKTRISCH PROGRAMMIERBARERBACK-END-SICHERUNG
    18.
    发明专利
    VERFAHREN ZUR HERSTELLUNG ELEKTRISCH PROGRAMMIERBARERBACK-END-SICHERUNG 未知

    公开(公告)号：DE112013000362B4

    公开(公告)日：2019-10-17

    申请号：DE112013000362

    申请日：2013-01-10

    Applicant: IBM

    Inventor： BAO JUNJING ,  BONILLA GRISELDA ,  CHANDA KAUSHIK ,  CHOI SAMUEL S ,  FILIPPI RONALD G ,  GRUNOW STEPHAN IBM CORP ,  LUSTIG NAFTALI E ,  MOY DAN ,  SIMON ANDREW H

    IPC: H01L23/525 ,  H01L21/82 ,  H01L23/62

    Abstract: Verfahren zum Bilden einer BEOL-E Sicherung (424a), aufweisend:Bereitstellen einer Struktur, die eine Hartmaske (426) über einer ersten Dielektrikumsschicht (415) einschließt, wobei die Hartmaske auch über einer zweiten Dielektrikumsschicht (425) angeordnet ist, wobei die zweite Dielektrikumsschicht über einer leitfähigen Leitung (412a) angeordnet ist, die in der ersten Dielektrikumsschicht (415) gebildet ist;(a) Bilden einer ersten (Q) und einer zweiten (P) Öffnung durch die Hartmaske (426),(b) Strukturieren einer dritten (B) und einer vierten (A) Öffnung in einer Fotolackschicht (428), die über der Hartmaske angeordnet ist, wobei die dritte Öffnung (B) mit der erste Öffnung (Q) fehlausgerichtet (ΔW) ist, um eine Seitenwand der Hartmaske (426) in der ersten Öffnung (Q) freizulegen und die erste Öffnung (Q) partiell zu überlappen und dadurch einen Überlappungsabschnitt zu definieren, wobei der Überlappungsabschnitt eine Sub-Groundrule-Abmessung aufweist, wobei die vierte Öffnung (A) in der zweiten Öffnung (P) ist, um das Freilegen der Hartmaske (426) in der vierten Öffnung zu vermeiden,(c) Ätzen durch die Hartmaske (426) und die strukturierte Fotolackschicht (428) eines ersten Abschnitts der zweiten Dielektrikumsschicht (425), welcher durch den Überlappungsabschnitt und die freigelegte Seitenwand der Hartmaske (426) definiert ist, um einen ersten Durchkontakt-Hohlraum (B') der BEOL-E Sicherung (424a) in der zweiten Dielektrikumsschicht (425) zu bilden, wobei der erste Durchkontakt-Hohlraum (B') mit der leitfähigen Leitung (412a) vollständig überlappt und eine Abmessung (W-ΔW) definiert durch den Überlappungsabschnitt aufweist,(d) Entfernen einer strukturierten Fotolackschicht (428), um die erste Öffnung (Q) freizulegen,(e) Ätzen durch die freigelegte erste Öffnung (Q) in der Hartmaske eines zweiten Abschnitts in der zweiten Dielektrikumsschicht (425), um einen Graben (Q') zu bilden, der mit dem ersten Durchkontakt-Hohlraum (B') vollständig überlappt.

    Zwischenverbindungen aus Graphen und Metall
    19.
    发明专利
    Zwischenverbindungen aus Graphen und Metall 未知

    公开(公告)号：DE112013006022T5

    公开(公告)日：2015-09-17

    申请号：DE112013006022

    申请日：2013-12-09

    Applicant: IBM

    Inventor： FILIPPI RONALD G ,  LUSTIG NAFTALI E ,  BAO JUNJING ,  BONILLA GRISELDA ,  SIMON ANDREW H ,  CHOI SAMUEL S

    IPC: H01L21/768 ,  H01L21/28 ,  H01L21/3205

    Abstract: Eine Zwischenverbindungsstruktur aus Graphen und Metall sowie Verfahren zum Herstellen derselben. Unter Verwendung eines Graphen-Katalysators kann eine mehrschichtige Graphen-Struktur aufgewachsen werden. Das Graphen bildet eine elektrische Verbindung 30 zwischen zwei oder mehr Durchkontakten (16, 36) oder Komponenten 20 oder einer Kombination aus Durchkontakten und Komponenten. Ein Durchkontakt beinhaltet ein Füllmetall, wobei wenigstens ein Anteil des Füllmetalls 36 von einem Barrierenmetall 38 umgeben ist. Eine Komponente kann ein Routing-Track, eine Taktsignalquelle, eine Stromquelle, eine Quelle für ein elektromagnetisches Signal, ein Masseanschluss, ein Transistor, eine Macrozelle oder eine Kombination derselben sein. Das Graphen wird unter Verwendung eines Graphen-Katalysators aus Quellen sowohl aus festem als auch aus flüssigem Kohlenstoff unter Verwendung von chemischer Gasphasenabscheidung (CVD) bei einer Temperatur zwischen 300°C und 400°C aufgewachsen. Der Graphen-Katalysator kann eine elementare Form von Nickel, Palladium, Ruthenium, Iridium oder Kupfer oder eine Legierung sein, die dieselben beinhaltet.

    Gestapelte Durchkontaktstruktur für Metallsicherungsanwendungen
    20.
    发明专利
    Gestapelte Durchkontaktstruktur für Metallsicherungsanwendungen 未知

    公开(公告)号：DE112012001490T5

    公开(公告)日：2013-12-24

    申请号：DE112012001490

    申请日：2012-03-13

    Applicant: IBM

    Inventor： SIMON ANDREW H ,  CHANDA KAUSHIK ,  GRUNOW STEPHAN ,  LUSTIG NAFTALI E ,  FILIPPI RONALD G ,  BONILLA GRISELDA ,  WANG PING-CHUAN

    IPC: H01L23/62 ,  G01R31/74 ,  H01L21/82

    Abstract: Eine Back-End-Of-The-Line(BEOL)-Sicherungsstruktur, die einen Stapel von Durchkontakten (122, 132) aufweist. Das Stapeln von Durchkontakten (122, 132) führt zu hohen Aspektverhältnissen, was die Überzugsschicht- und Kristallkeimbedeckung im Inneren der Durchkontakte schlechter macht. Die Schwachstellen der Überzugsschicht (124) und der Kristallkeimschichten führt zu einer höheren Wahrscheinlichkeit für einen Elektromigrations(EM)-Ausfall. Die Sicherungsstruktur geht Ausfälle aufgrund einer schlechten Überzugsschicht- und Kristallkeimbedeckung an. Entwurfsmerkmale erlauben eine Bestimmung, ob Ausfälle auftreten, eine Bestimmung des Ausmaßes des geschädigten Bereichs nach einem Programmieren der Sicherung und eine Verhinderung einer weiteren Ausbreitung des geschädigten dielektrischen Bereichs.

Patent Agency Ranking