公开(公告)号：EP2286444A4

公开(公告)日：2012-11-21

申请号：EP09747138

申请日：2009-04-28

Applicant: IBM

Inventor： ESHUN EBENEZER E ,  HE ZHONG-XIANG ,  RASSEL ROBERT M ,  COOLBAUGH DOUGLAS ,  GEBRESELASIE EPHREM G ,  WANG PING-CHUAN ,  KIM DEOK-KEE ,  KOTHANDARAMAN CHANDRASEKHARAN ,  ROBSON NORMAN W ,  MOY DAN ,  SAFRAN JOHN M ,  STEIN KENNETH J ,  HO HERBERT L ,  YAN HONGWEN

IPC: H01L23/525 ,  H01L27/06

CPC classification number: H01L27/0629 ,  H01L23/5252 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：WO0229903A2

公开(公告)日：2002-04-11

申请号：PCT/GB0104336

申请日：2001-09-28

Applicant: IBM ,  IBM UK

Inventor： KWARK YOUNG HOON ,  MOY DAN ,  RITTER MARK ,  ROGERS DENNIS ,  WELSER JEFFREY JOHN

IPC: H01L27/146 ,  H01L21/76 ,  H01L21/762 ,  H01L27/12 ,  H01L29/861 ,  H01L31/00 ,  H01L31/0236 ,  H01L31/0352 ,  H01L31/075 ,  H01L31/10 ,  H01L31/101 ,  H01L31/105 ,  H01L31/0232

CPC classification number: H01L31/1804 ,  H01L31/02327 ,  H01L31/02363 ,  H01L31/03529 ,  H01L31/101 ,  Y02E10/547 ,  Y02P70/521

Abstract: A semiconductor device (and method for forming the device) includes a silicon-on-insulator (SOI) wafer formed on a substrate surface. An isolation trench in the wafer surface surrounds alternating p-type trenches and n-type trenches and electrically isolates the device from the substrate, thereby allowing the device to be effectively utilized as a differential detector in an optoelectronic circuit.

Abstract translation: 半导体器件（以及用于形成器件的方法）包括在衬底表面上形成的绝缘体上硅（SOI）晶片。 晶片表面中的隔离沟槽围绕交替的p型沟槽和n型沟槽，并将器件与衬底电隔离，从而允许器件有效地用作光电子电路中的差分检测器。

公开(公告)号：JP2011009745A

公开(公告)日：2011-01-13

申请号：JP2010142058

申请日：2010-06-22

Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

Inventor： KOTHANDARAMAN CHANDRASEKHARAN ,  MOY DAN ,  JOHN MATTHEW SAFRAN ,  NORMAN WHITELAW ROBSON

IPC: H01L21/82

CPC classification number: H01L23/5256 ,  H01L2924/0002 ,  H01L2924/00

Abstract: PROBLEM TO BE SOLVED: To provide an electrically programmable fuse including anisometric contacts having improved thermal characteristics, and to provide a fabrication method thereof.SOLUTION: The electrically programmable fuse includes: an anode contact region 110 and a cathode contact region 118 formed of a polysilicon layer having a silicide layer formed thereon; a fuse link 116 which conductively connects the cathode contact region with the anode contact region and is programmable by applying a programming current; and a plurality of anisometric contacts 120 formed on the silicide layer of the cathode contact region or on both silicide layers of the cathode contact region and the anode contact region in a predetermined configuration, respectively.

Abstract translation: 要解决的问题：提供一种电可编程保险丝，其包括具有改进的热特性的不等尺寸触点，并提供其制造方法。解决方案：电可编程熔丝包括：阳极接触区域110和由多晶硅形成的阴极接触区域118 层，其上形成有硅化物层; 熔丝连接器116，其将阴极接触区域与阳极接触区域导电连接，并通过应用编程电流进行编程; 以及分别形成在阴极接触区域的硅化物层上或在阴极接触区域和阳极接触区域的两个硅化物层上形成预定结构的多个不规则接触件120。

公开(公告)号：WO2009140052A3

公开(公告)日：2010-01-21

申请号：PCT/US2009041861

申请日：2009-04-28

Applicant: IBM ,  ESHUN EBENEZER E ,  HE ZHONG-XIANG ,  RASSEL ROBERT M ,  COOLBAUGH DOUGLAS ,  GEBRESELASIE EPHREM G ,  WANG PING-CHUAN ,  KIM DEOK-KEE ,  KOTHANDARAMAN CHANDRASEKHARAN ,  ROBSON NORMAN W ,  MOY DAN ,  SAFRAN JOHN M ,  STEIN KENNETH J ,  HO HERBERT L ,  YAN HONGWEN

Inventor： ESHUN EBENEZER E ,  HE ZHONG-XIANG ,  RASSEL ROBERT M ,  COOLBAUGH DOUGLAS ,  GEBRESELASIE EPHREM G ,  WANG PING-CHUAN ,  KIM DEOK-KEE ,  KOTHANDARAMAN CHANDRASEKHARAN ,  ROBSON NORMAN W ,  MOY DAN ,  SAFRAN JOHN M ,  STEIN KENNETH J ,  HO HERBERT L ,  YAN HONGWEN

IPC: H01L21/335

CPC classification number: H01L27/0629 ,  H01L23/5252 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A semiconductor structure and a method for fabricating the semiconductor structure provide a field effect device located and formed upon an active region of a semiconductor substrate and at least one of a fuse structure, an anti-fuse structure and a resistor structure located and formed at least in part simultaneously upon an isolation region laterally separated from the active region within the semiconductor substrate. The field effect device includes a gate dielectric comprising a high dielectric constant dielectric material and a gate electrode comprising a metal material. The at least one of the fuse structure, anti-fuse structure and resistor structure includes a pad dielectric comprising the same material as the gate dielectric, and optionally, also a fuse, anti-fuse or resistor that may comprise the same metal material as the gate electrode.

Abstract translation: 半导体结构和半导体结构的制造方法提供一种场效应器件，其位于和形成在半导体衬底的有源区上，并且至少一个熔丝结构，抗熔丝结构和电阻结构中的至少一个至少位于并形成 部分地同时地在与半导体衬底内的有源区域横向分离的隔离区域上。 场效应器件包括包括高介电常数介电材料的栅极电介质和包括金属材料的栅电极。 熔丝结构，反熔丝结构和电阻器结构中的至少一个包括包括与栅极电介质相同的材料的焊盘电介质，以及可选地还包括熔断器，反熔丝或电阻器，其可以包括与所述栅极电介质相同的金属材料 栅电极。

公开(公告)号：GB2512009A

公开(公告)日：2014-09-17

申请号：GB201412533

申请日：2013-01-10

Applicant: IBM

Inventor： BAO JUNJING ,  BONILLA GRISELDA ,  CHANDA KAUSHIK ,  CHOI SAMUEL S ,  FILIPPI RONALD G ,  GRUNOW STEPHAN ,  LUSTIG NAFTALI E ,  MOY DAN ,  SIMON ANDREW H

IPC: H01L21/768 ,  H01L23/525

Abstract: A BEOL e-fuse is disclosed which reliably blows in the via and can be formed even in the tightest pitch BEOL layers. The BEOL e-fuse can be formed utilizing a line first dual damascene process to create a sub-lithographic via to be the programmable link of the e-fuse. The sub-lithographic via can be patterned using standard lithography and the cross section of the via can be tuned to match the target programming current.

公开(公告)号：GB2512009B

公开(公告)日：2015-02-25

申请号：GB201412533

申请日：2013-01-10

Applicant: IBM

Inventor： BAO JUNJING ,  BONILLA GRISELDA ,  CHANDA KAUSHIK ,  CHOI SAMUEL S ,  FILIPPI RONALD G ,  GRUNOW STEPHAN ,  LUSTIG NAFTALI E ,  MOY DAN ,  SIMON ANDREW H

IPC: H01L21/768 ,  H01L23/525

Abstract: A BEOL e-fuse is disclosed which reliably blows in the via and can be formed even in the tightest pitch BEOL layers. The BEOL e-fuse can be formed utilizing a line first dual damascene process to create a sub-lithographic via to be the programmable link of the e-fuse. The sub-lithographic via can be patterned using standard lithography and the cross section of the via can be tuned to match the target programming current.

公开(公告)号：MXPA03001799A

公开(公告)日：2003-06-04

申请号：MXPA03001799

申请日：2001-09-28

Applicant: IBM UK

Inventor： MOY DAN

IPC: H01L27/146 ,  H01L21/76 ,  H01L21/762 ,  H01L27/12 ,  H01L29/861 ,  H01L31/00 ,  H01L31/0236 ,  H01L31/0352 ,  H01L31/075 ,  H01L31/10 ,  H01L31/101 ,  H01L31/105 ,  H01L31/0232

公开(公告)号：DE112013000362B4

公开(公告)日：2019-10-17

申请号：DE112013000362

申请日：2013-01-10

Applicant: IBM

Inventor： BAO JUNJING ,  BONILLA GRISELDA ,  CHANDA KAUSHIK ,  CHOI SAMUEL S ,  FILIPPI RONALD G ,  GRUNOW STEPHAN IBM CORP ,  LUSTIG NAFTALI E ,  MOY DAN ,  SIMON ANDREW H

IPC: H01L23/525 ,  H01L21/82 ,  H01L23/62

Abstract: Verfahren zum Bilden einer BEOL-E Sicherung (424a), aufweisend:Bereitstellen einer Struktur, die eine Hartmaske (426) über einer ersten Dielektrikumsschicht (415) einschließt, wobei die Hartmaske auch über einer zweiten Dielektrikumsschicht (425) angeordnet ist, wobei die zweite Dielektrikumsschicht über einer leitfähigen Leitung (412a) angeordnet ist, die in der ersten Dielektrikumsschicht (415) gebildet ist;(a) Bilden einer ersten (Q) und einer zweiten (P) Öffnung durch die Hartmaske (426),(b) Strukturieren einer dritten (B) und einer vierten (A) Öffnung in einer Fotolackschicht (428), die über der Hartmaske angeordnet ist, wobei die dritte Öffnung (B) mit der erste Öffnung (Q) fehlausgerichtet (ΔW) ist, um eine Seitenwand der Hartmaske (426) in der ersten Öffnung (Q) freizulegen und die erste Öffnung (Q) partiell zu überlappen und dadurch einen Überlappungsabschnitt zu definieren, wobei der Überlappungsabschnitt eine Sub-Groundrule-Abmessung aufweist, wobei die vierte Öffnung (A) in der zweiten Öffnung (P) ist, um das Freilegen der Hartmaske (426) in der vierten Öffnung zu vermeiden,(c) Ätzen durch die Hartmaske (426) und die strukturierte Fotolackschicht (428) eines ersten Abschnitts der zweiten Dielektrikumsschicht (425), welcher durch den Überlappungsabschnitt und die freigelegte Seitenwand der Hartmaske (426) definiert ist, um einen ersten Durchkontakt-Hohlraum (B') der BEOL-E Sicherung (424a) in der zweiten Dielektrikumsschicht (425) zu bilden, wobei der erste Durchkontakt-Hohlraum (B') mit der leitfähigen Leitung (412a) vollständig überlappt und eine Abmessung (W-ΔW) definiert durch den Überlappungsabschnitt aufweist,(d) Entfernen einer strukturierten Fotolackschicht (428), um die erste Öffnung (Q) freizulegen,(e) Ätzen durch die freigelegte erste Öffnung (Q) in der Hartmaske eines zweiten Abschnitts in der zweiten Dielektrikumsschicht (425), um einen Graben (Q') zu bilden, der mit dem ersten Durchkontakt-Hohlraum (B') vollständig überlappt.

公开(公告)号：DE68926440D1

公开(公告)日：1996-06-13

申请号：DE68926440

申请日：1989-12-12

Applicant: IBM

Inventor： JOSHI RAJIY V ,  OH CHOON-SIK ,  MOY DAN

IPC: H01L21/3205 ,  C23C16/08 ,  H01L21/28 ,  H01L21/285 ,  H01L21/768 ,  H01L23/52

Abstract: Selective deposition of a refractory metal on a silicon substrate utilizing high temperatures and a silane reduction process in which the flow rate ratio of silane to refractory metal halide gas is less than one. In a second embodiment, an additional layer of the refractory metal is deposited utilizing a hydrogen reduction of the metal halide gas at very high temperatures. In both embodiments, a refractory metal barrier layer may be provided by forming a self-aligned refractory metal silicide layer. Alternatively, a two layer self-aligned barrier is formed of a refractory metal silicide lower layer and a refractory metal nitride upper layer and the refractory metal is selectively deposited on the metal nitride.

公开(公告)号：DE112013000362T5

公开(公告)日：2014-10-02

申请号：DE112013000362

申请日：2013-01-10

Applicant: IBM

Inventor： BONILLA GRISELDA ,  CHANDA KAUSHIK ,  CHOI SAMUEL S ,  GRUNOW STEPHAN ,  LUSTIG NAFTALI E ,  MOY DAN ,  SIMON ANDREW H ,  BAO JUNJING ,  FILIPPI RONALD G

IPC: H01L21/82 ,  H01L23/62

Abstract: Es wird eine BEOL-E-Sicherung offenbart, die zuverlässig im Durchkontakt durchbrennt und selbst in den BEOL-Schichten mit engsten Abständen gebildet werden kann. Die BEOL-E-Sicherung kann mit einem Line-First-Dual-Damascene-Prozess gebildet werden, um einen sublithografischen Durchkontakt zu ergeben, der das programmierbare Element der E-Sicherung ist. Der sublithografische Durchkontakt kann durch Standard-Lithografie strukturiert werden, und der Querschnitt des Durchkontakts kann dem Sollprogrammierstrom entsprechend abgestimmt werden.