公开(公告)号：DE102013103378A1

公开(公告)日：2013-10-10

申请号：DE102013103378

申请日：2013-04-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MATOY KURT ,  DETZEL THOMAS ,  NELHIEBEL MICHAEL ,  ZECHMANN ARNO ,  DECKER STEFAN ,  ILLING ROBERT ,  LANZERSTORFER SVEN GUSTAV ,  DJELASSI CHRISTIAN ,  AUER BERNHARD ,  WOEHLERT STEFAN

IPC: H01L27/10 ,  H01L23/522

Abstract: Leistungstransistorzellen sind in einem Zellarray einer integrierten Schaltung gebildet. Kontakt-Vias können elektrisch eine Metallstruktur über dem Zellarray und die Leistungstransistorzellen verbinden. Eine Verbindungsleitung (800) verbindet elektrisch ein erstes Element (901), das in dem Zellarray angeordnet ist, und ein zweites Element (902), das in einem peripheren Bereich angeordnet ist. Ein Teil der Verbindungsleitung (800) ist zwischen der Metallstruktur und dem Zellarray angeordnet und verläuft zwischen einer ersten Achse (891) und einer zweiten Achse (892), die parallel und in einem Abstand zueinander angeordnet sind. Der Abstand ist größer als eine Breite des Verbindungsleitungsteiles. Der Verbindungsleitungsteil ist tangential zu der ersten Achse (891) und der zweiten Achse (892). Ein durch Scherkraft induzierter Materialtransport längs der Verbindungsleitung wird reduziert durch Verkürzen von kritischen Teilen oder durch Ausnutzen von Korngrenzeffekten. Die Zuverlässigkeit einer Isolatorstruktur, die die Verbindungsleitung bedeckt, ist gesteigert.

公开(公告)号：DE10051909B4

公开(公告)日：2007-03-22

申请号：DE10051909

申请日：2000-10-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AHLERS DIRK ,  DETZEL THOMAS ,  FRIZA WOLFGANG ,  RUEB MICHAEL

IPC: H01L29/06 ,  H01L29/40

公开(公告)号：DE10358325B4

公开(公告)日：2006-06-14

申请号：DE10358325

申请日：2003-12-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DETZEL THOMAS ,  FATHULLA AHMAD

IPC: H01L21/768 ,  H01L21/8234

公开(公告)号：DE102004057485A1

公开(公告)日：2006-06-01

申请号：DE102004057485

申请日：2004-11-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAYNOLLO JOSEF ,  DETZEL THOMAS

IPC: H01L23/528 ,  H01L23/28

Abstract: An integrated power semiconductor component (1) comprises a semiconductor material region (20), a semiconductor circuit (31,32), contact points (33,34), metallised regions, and a protective and sealing material. An embedding material region is used to embed the semiconductor material, and the protective material is located below it. The upper metallising region is expanded and covers the semiconductor components below.

公开(公告)号：DE102004026232B4

公开(公告)日：2006-05-04

申请号：DE102004026232

申请日：2004-05-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RIEGER JOHANN ,  LIPP STEFAN ,  ZEINDL HANS ,  DETZEL THOMAS ,  MAIER HUBERT

IPC: H01L21/768 ,  H01L21/283

Abstract: Methods for forming an integrated semiconductor circuit arrangement are disclosed. In one embodiment, a semiconductor circuit with a first semiconductor circuit region and with a second semiconductor circuit region is formed in each case in a semiconductor material region. A first metallization layer is applied to the structure thus obtained. A protective material region is then formed. A second metallization layer is subsequently applied, which is then also patterned. Afterward, the first metallization layer together with the protective material region is then patterned.

公开(公告)号：DE102004026232A1

公开(公告)日：2005-12-22

申请号：DE102004026232

申请日：2004-05-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RIEGER JOHANN ,  LIPP STEFAN ,  ZEINDL HANS ,  DETZEL THOMAS ,  MAIER HUBERT

IPC: H01L21/283 ,  H01L21/768

Abstract: Methods for forming an integrated semiconductor circuit arrangement are disclosed. In one embodiment, a semiconductor circuit with a first semiconductor circuit region and with a second semiconductor circuit region is formed in each case in a semiconductor material region. A first metallization layer is applied to the structure thus obtained. A protective material region is then formed. A second metallization layer is subsequently applied, which is then also patterned. Afterward, the first metallization layer together with the protective material region is then patterned.

公开(公告)号：DE10358325A1

公开(公告)日：2005-07-21

申请号：DE10358325

申请日：2003-12-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DETZEL THOMAS ,  FATHULLA AHMAD

IPC: H01L21/768 ,  H01L21/8234

Abstract: A process for developing an integrated semiconductor circuit unit, comprises forming a semiconductor material region (20) or a semiconductor structure with a primary circuit region (31) and a secondary semiconductor circuit region (32), and an intermediate oxide layer (40) which contains contact structures, especially cut outs. A primary metalized layer is formed and structured, and then a photosensitive or light sensitive material is applied. Contacts are embedded and then a second metalized layer is applied so the contacts are covered and reinforced.