-
公开(公告)号：DE102009035953A1
公开(公告)日：2010-04-29
申请号：DE102009035953
申请日：2009-08-03
Applicant: INFINEON TECHNOLOGIES AG
Inventor： LANGGUTH GERNOT , RUSS CHRISTIAN , SOLDNER WOLFGANG
Abstract: A semiconductor device for protecting against an electro static discharge is disclosed. In one embodiment, the semiconductor device includes a first low doped region disposed in a substrate, a first heavily doped region disposed within the first low doped region, the first heavily doped region comprising a first conductivity type, and the first low doped region comprising a second conductivity type, the first and the second conductivity types being opposite, the first heavily doped region being coupled to a node to be protected. The semiconductor device further includes a second heavily doped region coupled to a first power supply potential node, the second heavily doped region being separated from the first heavily doped region by a portion of the first low doped region, and a second low doped region disposed adjacent the first low doped region, the second low doped region comprising the first conductivity type. A third heavily doped region is disposed in the second low doped region, the third heavily doped region comprising the second conductivity type and being coupled to a second power supply potential node.
-
公开(公告)号：DE102007006853A1
公开(公告)日：2008-08-21
申请号：DE102007006853
申请日：2007-02-12
Applicant: INFINEON TECHNOLOGIES AG
Inventor： DIEFENBECK KLAUS , EISENER BERND , LANGGUTH GERNOT , MALEK KARLHEINZ , LEHRER CHRISTIAN , ALBERS SVEN , ROHRER EBERHARD
IPC: H01L23/60
Abstract: An ESD protection apparatus includes a substrate, a transistor structure arranged in the substrate, and a diode structure arranged in the substrate, a high-resistance electrical connection being provided between the transistor structure and the diode structure in the substrate.
-
公开(公告)号：DE102019102695B4
公开(公告)日：2022-02-03
申请号：DE102019102695
申请日：2019-02-04
Applicant: INFINEON TECHNOLOGIES AG
Inventor： LANGGUTH GERNOT
IPC: H01L23/60
Abstract: Vorrichtung (100; 300A; 400B), Folgendes umfassend:einen ersten Leistungsversorgungsknoten (110; 310A, 312A, 314A; 310B; 410B, 412B; 510);einen Eingangs/Ausgangsknoten (130; 330A; 430B; 530);einen zweiten Leistungsversorgungsknoten (120; 320A, 322A; 420B; 422B; 520), der zwischen dem ersten Leistungsversorgungsknoten (110; 310A, 312A, 314A; 310B; 410B, 412B; 510) und dem Eingangs/Ausgangsknoten (130; 330A; 430B; 530) angeordnet ist; undein Schutzelement (140; 340A; 340B; 440B; 442B; 540), das konfiguriert ist, um einen parasitären Strom (150) von Trägern zwischen dem ersten Leistungsversorgungsknoten (110; 310A, 312A, 314A; 310B; 410B, 412B; 510) und dem Eingangs/Ausgangsknoten (130; 330A; 430B; 530) zu blockieren, wobei der parasitäre Strom (150) von Trägern auf einem Spannungspegel des zweiten Leistungsversorgungsknotens (120; 320A, 322A; 420B; 422B; 520) basiert,wobei das Schutzelement (140; 340A; 340B; 440B; 442B; 540) konfiguriert ist, um den parasitären Strom (150) von positiven Trägern vom Eingangs/Ausgangsknoten (130; 330A; 430B; 530) zum ersten Leistungsversorgungsknoten (110; 310A, 312A, 314A; 310B; 410B, 412B; 510) zu blockieren,wobei das Schutzelement (140; 340A; 340B; 440B; 442B; 540) konfiguriert ist, um den parasitären Strom (150) positiver Träger über eine parasitäre n-p-n-Struktur (350A; 550) vom Eingangs/Ausgangsknoten (130; 330A; 430B; 530) zum ersten Leistungsversorgungsknoten (110; 310A, 312A, 314A; 310B; 410B, 412B; 510) zu blockieren, wobei eine erste n-Region der parasitären n-p-n-Struktur (350A; 550) den Eingangs/Ausgangsknoten (130; 330A; 430B; 530) umfasst und wobei eine zweite n-Region der parasitären n-p-n-Struktur (350A; 550) elektrisch mit einem n-Typ-Material des Schutzelements (140; 340A; 340B; 440B; 442B; 540) verbunden ist.
-
公开(公告)号：DE102021101690A1
公开(公告)日：2021-08-05
申请号：DE102021101690
申请日：2021-01-26
Applicant: INFINEON TECHNOLOGIES AG
Inventor： ILLE ADRIEN BENOIT , KUPFER CLAUDIA , LANGGUTH GERNOT
IPC: H01L23/60
Abstract: Gemäß einer Ausführungsform beinhaltet ein Verfahren zum Schützen eines Schaltkreises Folgendes: Empfangen einer Belastung, die durch ein Elektrostatische-Entladung(ESD)-Ereignis verursacht wird, von einem ersten Knoten; Begrenzen eines Stroms unter Verwendung eines Strombegrenzungselements, das zwischen den ersten Knoten und einen zweiten Knoten gekoppelt ist, der mit dem Schaltkreis verbunden ist; und Begrenzen einer Spannung an dem zweiten Knoten, die durch das ESD-Ereignis verursacht wird, unter Verwendung eines Schutzschaltkreises, der Folgendes beinhaltet: wenigstens einen MOS-Transistor mit einem Lastpfad, der mit dem zweiten Knoten gekoppelt ist, wobei der wenigstens eine MOS-Transistor in einer Wanne angeordnet ist, und einen Vorspannungsschaltkreis, der mit einem Gate und einer Bulk-Verbindung des wenigstens einen MOS-Transistors und einem Versorgungsknoten gekoppelt ist.
-
公开(公告)号：DE102009035953B4
公开(公告)日：2019-04-25
申请号：DE102009035953
申请日：2009-08-03
Applicant: INFINEON TECHNOLOGIES AG
Inventor： LANGGUTH GERNOT , RUSS CHRISTIAN , SOLDNER WOLFGANG
Abstract: Halbleiteranordnung (100), aufweisend:• einen in einem Substrat (5) angeordneten ersten dotierten Bereich (20);• einen in dem ersten dotierten Bereich angeordneten ersten Source-/Drainbereich (42), wobei der erste Source-/Drainbereich (42) einen ersten Leitfähigkeitstyp aufweist und der erste dotierte Bereich (20) einen zweiten Leitfähigkeitstyp aufweist, wobei der erste Leitfähigkeitstyp und der zweite Leitfähigkeitstyp entgegengesetzt sind, wobei der erste Source-/Drainbereich (42) mit einem zu schützenden Knoten (RF-I/O) gekoppelt ist;• einen mit einem ersten Stromversorgungspotentialknoten (VDD) gekoppelten zweiten Source-/Drainbereich (41), wobei der zweite Source-/Drainbereich (41) mit dem ersten dotierten Bereich (20) gekoppelt ist;• eine über eine Triggerschaltung mit dem ersten Stromversorgungspotentialknoten (VDD) gekoppelte Gateelektrode (45), wobei der erste Source-/Drainbereich (42), der zweite Source-/Drainbereich (41), der erste dotierte Bereich (20) und die Gateelektrode (45) einen Transistor (40) bilden, wobei der Transistor (40) einen Entladungspfad von dem zu schützenden Knoten (RF-I/O) zu dem ersten Stromversorgungspotentialknoten (VDD) bildet;• einen angrenzend an den ersten dotierten Bereich (20) angeordneten zweiten dotierten Bereich (30), wobei der zweite dotierte Bereich (30) den ersten Leitfähigkeitstyp aufweist; und• einen in dem zweiten dotierten Bereich (30) angeordneten Anschlussbereich (50), wobei der Anschlussbereich (50) den zweiten Leitfähigkeitstyp aufweist und mit einem zweiten Stromversorgungspotentialknoten (VSS) gekoppelt ist, wobei der erste Source-/Drainbereich (42), der erste dotierte Bereich (20), der zweite dotierte Bereich (30) und der Anschlussbereich (50) einen Thyristor (90) bilden, wobei der Thyristor (90) einen Entladungspfad von dem zu schützenden Knoten (RF-I/O) zu dem zweiten Stromversorgungspotentialknoten (VSS) bildet, und• wobei die Triggerschaltung einen Widerstand (31) zwischen der Gateelektrode (45) und dem ersten Stromversorgungspotentialknoten (VDD) und einen zwischen die Gateelektrode (45) und dem zweiten Stromversorgungspotentialknoten (VSS) geschalteten Kondensator (C1) umfasst.
-
Patent Agency Ranking
公开(公告)号：DE102007033517A1
公开(公告)日：2009-01-22
申请号：DE102007033517
申请日：2007-07-18
Applicant: INFINEON TECHNOLOGIES AG , QIMONDA AG
Inventor： LANGGUTH GERNOT , STREIBL MARTIN
IPC: H01L23/60
Abstract: The integrated circuit has a terminal (PADI) and another terminal (VDD) for a potential and third terminal (VSS) for another potential. Two four-layer arrangements have two conductivity types on common track. The track of a former conductivity type has a zone of a former conductivity type and two zones of latter conductivity type. The track of the latter conductivity type has a zone of a latter conductivity type and two zones of former conductivity type. All zones are at a distance from each other by insulations (30).
-
公开(公告)号：DE10338405A1
公开(公告)日：2004-08-05
申请号：DE10338405
申请日：2003-08-18
Applicant: INFINEON TECHNOLOGIES AG
Inventor： WILLE HOLGER , WILBERTZ CHRISTOPH , LANGGUTH GERNOT , MUELLER KARLHEINZ
-
公开(公告)号：DE102004031606B4
公开(公告)日：2009-03-12
申请号：DE102004031606
申请日：2004-06-30
Applicant: INFINEON TECHNOLOGIES AG
Inventor： LANGGUTH GERNOT , WILLE HOLGER , MUELLER KARLHEINZ
IPC: H01L27/082 , H01L21/8222 , H01L27/06 , H01L27/144 , H01L27/146 , H01L31/105
Abstract: An integrated circuit arrangement includes a pin photodiode and a highly doped connection region of a bipolar transistor. A production method produces an intermediate region of the pin diode with a large depth and without auto-doping in a central region.
-
公开(公告)号：DE102004026100B4
公开(公告)日：2007-10-25
申请号：DE102004026100
申请日：2004-05-25
Applicant: INFINEON TECHNOLOGIES AG
Inventor： RUNDE MICHAEL , LANGGUTH GERNOT , ROESCHLAU KLAUS , MUELLER KARL-HEINZ
IPC: H01L23/60 , H01L27/02 , H01L29/861
Abstract: An ESD protection structure includes a structure to be protected disposed in a semiconductor body. A region of a first conductivity type is disposed within the semiconductor body and a channel is disposed in the semiconductor body and extends through the region of the first conductivity type. A semiconductor of a second conductivity type is disposed within the channel adjacent the region of the first conductivity type such that the region of the first conductivity type and the semiconductor of the second conductivity type form a diode. At least one of the region of the first conductivity type and the semiconductor of the second conductivity type is electrically coupled to the structure to be protected.
-
公开(公告)号：DE102004026100A1
公开(公告)日：2006-01-26
申请号：DE102004026100
申请日：2004-05-25
Applicant: INFINEON TECHNOLOGIES AG
Inventor： RUNDE MICHAEL , LANGGUTH GERNOT , ROESCHLAU KLAUS , MUELLER KARL-HEINZ
IPC: H01L23/60 , H01L27/02 , H01L29/861
Abstract: An ESD protection structure includes a structure to be protected disposed in a semiconductor body. A region of a first conductivity type is disposed within the semiconductor body and a channel is disposed in the semiconductor body and extends through the region of the first conductivity type. A semiconductor of a second conductivity type is disposed within the channel adjacent the region of the first conductivity type such that the region of the first conductivity type and the semiconductor of the second conductivity type form a diode. At least one of the region of the first conductivity type and the semiconductor of the second conductivity type is electrically coupled to the structure to be protected.
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.023 seconds)
