公开(公告)号：WO2014084197A1

公开(公告)日：2014-06-05

申请号：PCT/JP2013/081732

申请日：2013-11-26

Applicant: SEMITEC株式会社

Inventor： 松下　貴史 ,  松舘　直史

IPC: H01T4/10 ,  H01C7/00 ,  H01C7/04 ,  H01C17/06 ,  H01T1/24 ,  H01T4/12

CPC classification number: H01C7/041 ,  H01C7/006 ,  H01C7/008 ,  H01C17/06 ,  H01L23/60 ,  H01L2924/0002 ,  H01T4/08 ,  H05K1/026 ,  H05K3/16 ,  H05K2201/0179 ,  H05K2201/0317 ,  H05K2201/09254 ,  H05K2201/09263 ,  H05K2203/308 ,  H01L2924/00

Abstract: 　効果的に静電気に対する耐性を高めることができ、信頼性を向上することが可能な薄膜サージアブソーバ、薄膜ディバイス及びこれらの製造方法を提供する。　薄膜ディバイス１は、基板２と、この基板２に形成され、所定の間隔を有して配置された一対の電極部３１ａ、３１ｂと、放電間隙を有して対向配置された一対の放電電極部３２ａ、３２ｂと、これら電極部３１ａ、３１ｂ及び放電電極部３２ａ、３２ｂに導通経路３４ａ、３４ｂ、３５ａ、３５ｂを介して接続された端子電極部３３ａ、３３ｂとを備えた導電層３とを有している。前記一対の電極部３１ａ、３１ｂに接続された薄膜素子層４と、前記一対の放電電極部３２ａ、３２ｂにおける放電間隙に少なくとも対向する空洞部Ｃｔを有して前記薄膜素子層４及び一対の放電電極部３２ａ、３２ｂを被覆する保護絶縁層５とを備えている。

Abstract translation: 提供：薄膜浪涌吸收器，其能够有效地增加对静电的抵抗力并且能够提高可靠性; 薄膜装置; 薄膜浪涌吸收体的制造方法; 以及薄膜器件的制造方法。 薄膜器件（1）包括：衬底（2）; 和形成在所述基板（2）上的导电层（3），并且设置有以预定距离配置的一对电极部（31a，31b），一对放电电极部（32a，32b），所述一对放电电极部 通过导电路径（34a）与电极部（31a，31b）和放电电极部（32a，32b）连接的端子电极部（33a，33b） ，34b，35a，35b）。 该薄膜器件（1）还具有连接到该对电极部（31a，31b）的薄膜元件层（4）。 以及覆盖薄膜元件层（4）和一对放电电极部（32a，32b）的保护绝缘层（5），并且具有至少面对一对放电之间的放电间隙的中空部（Ct） 电极部件（32a，32b）。

公开(公告)号：WO2014034575A1

公开(公告)日：2014-03-06

申请号：PCT/JP2013/072619

申请日：2013-08-23

Applicant: 株式会社カネカ

Inventor： 早川　弘毅 ,  口山　崇 ,  上田　拓明

IPC: C23C14/08 ,  B32B7/02 ,  B32B37/00 ,  C23C14/58 ,  G06F3/041 ,  G06F3/044 ,  H01B5/14 ,  H01B13/00

CPC classification number: C23C14/086 ,  C23C14/34 ,  C23C14/5806 ,  G06F3/041 ,  H05K1/0274 ,  H05K1/0306 ,  H05K1/09 ,  H05K3/16 ,  H05K3/22 ,  H05K3/388 ,  H05K2201/0104 ,  H05K2201/0108 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/0326 ,  H05K2203/1194

Abstract: 　本発明は、樹脂基板上に低抵抗の透明電極を備える透明電極付き基板およびその製造方法の提供を目的とする。本発明の製造方法は、透明フィルム基板上に、スパッタ法によって酸化インジウム錫からなる透明電極層が形成される製膜工程；および透明電極層が結晶化される結晶化工程、を有する。製膜工程において、酸化インジウムと酸化錫とを含有するスパッタターゲットを用い、チャンバー内に、アルゴンおよび酸素を含むスパッタリングガスが導入されながら、スパッタ製膜が行われる。チャンバーへのスパッタリングガスの導入量Ｑ、およびチャンバー内の圧力Ｐから、式：Ｓ（Ｌ／秒）＝１．６８８×Ｑ（ｓｃｃｍ）／Ｐ（Ｐａ）　により求められる実効排気速度Ｓが、１２００～５０００（Ｌ／秒）であることが好ましい。本発明の透明電極付き基板は、透明電極層の抵抗率が３×１０ －４ Ωｃｍ未満であることが好ましい。

Abstract translation: 本发明的目的是提供：具有透明电极的基板，其中在树脂基板上设置具有低电阻的透明电极; 以及具有透明电极的基板的制造方法。 本发明的制造方法包括：通过溅射法在透明膜基板上形成由氧化铟锡形成的透明电极层的成膜工序; 和结晶步骤，其中透明电极层结晶。 在成膜步骤中，通过使用含有氧化铟和氧化锡的溅射靶通过溅射形成膜，同时将含有氩和氧的溅射气体引入室中。 优选的是，由引入室内的溅射气体的量（Q）和室内压力（P）由公式S（L /秒）= 1.688×Q（L / 2）计算出的有效排气速度（S） （sccm）/ P（Pa）为1,200-5,000（L /秒）。 在本发明的透明电极的基板中，优选透明电极层的电阻率小于3×10 -4Ω·m·m。

公开(公告)号：WO2010069786A1

公开(公告)日：2010-06-24

申请号：PCT/EP2009/066441

申请日：2009-12-04

Applicant: STMICROELECTRONICS (GRENOBLE) SAS ,  COFFY, Romain ,  SAUTY, Jean-François

Inventor： COFFY, Romain ,  SAUTY, Jean-François

IPC: H05K9/00 ,  H01L23/552 ,  H05K1/02

CPC classification number: H05K9/0022 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/552 ,  H01L24/97 ,  H01L25/16 ,  H01L2224/16225 ,  H01L2224/73204 ,  H01L2224/97 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01058 ,  H01L2924/01074 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/19105 ,  H01L2924/3025 ,  H05K1/0218 ,  H05K3/284 ,  H05K3/388 ,  H05K2201/0179 ,  H05K2201/09872 ,  Y10T29/49124 ,  H01L2224/81 ,  H01L2924/00

Abstract: A surface-mounted shielded multicomponent assembly, comprising a wafer (1) on which several electronic components (2, 3, 4) are assembled; an insulating layer (30) conformally deposited on the structure with a thickness smaller than the height of the electronic components, comprising at least one opening (31) emerging on a contact (32) of said wafer; a conductive shielding layer (35) covering the insulating layer and said at least one opening; and a resin layer (6) covering the conductive layer.

Abstract translation: 一种表面安装的屏蔽多组件组件，包括其上组装有几个电子部件（2,3,4）的晶片（1） 在所述结构上共形沉积的厚度小于所述电子部件的高度的绝缘层（30），包括在所述晶片的触点（32）上露出的至少一个开口（31） 覆盖绝缘层和所述至少一个开口的导电屏蔽层（35）; 和覆盖导电层的树脂层（6）。

公开(公告)号：WO2009142280A1

公开(公告)日：2009-11-26

申请号：PCT/JP2009/059386

申请日：2009-05-21

Applicant: 学校法人明星学苑 ,  信越ポリマー株式会社 ,  大塚 寛治 ,  秋山 豊 ,  川口 利行 ,  田原 和時

Inventor： 大塚　寛治 ,  秋山　豊 ,  川口　利行 ,  田原　和時

IPC: H05K1/02 ,  H05K3/28 ,  H05K9/00

CPC classification number: H05K1/0234 ,  H05K1/0218 ,  H05K1/0245 ,  H05K1/025 ,  H05K1/167 ,  H05K3/28 ,  H05K2201/0179 ,  H05K2201/0317 ,  H05K2201/09236

Abstract: 　ループインダクタンスが理論的に０となるような、低特性インピーダンス電源・グランドペア線路構造を提供する。絶縁シート（１０）の表面に電源配線（２１）およびグランド配線（２２）を有する金属配線層（２０）が設けられた積層シート（１）と、電源配線（２１）およびグランド配線（２２）を覆うように設けられた絶縁薄膜層（３１）と、絶縁薄膜層（３１）の表面に設けられた抵抗体層（３２）とを有する低特性インピーダンス電源・グランドペア線路構造。

Abstract translation: 提供了一种成对的低特性阻抗电源线和理论上为环路电感的接地线结构。成对的低特性阻抗电源线和接地线结构包括层压片（1），其中金属布线层（20 ）具有电源线（21）和接地线（22），设置在绝缘片（10）的表面上，绝缘薄膜层（31）被设置成覆盖电源线（21）和 接地线（22）和设置在绝缘薄膜层（31）的表面上的电阻层（32）。

公开(公告)号：WO2008133369A1

公开(公告)日：2008-11-06

申请号：PCT/KR2007/002846

申请日：2007-06-13

Applicant: TOP ENGINEERING CO., LTD ,  KIM, Sang-hee

Inventor： KIM, Sang-hee

IPC: H05K3/46

CPC classification number: H05K3/4007 ,  H01L23/498 ,  H01L23/49827 ,  H01L2924/0002 ,  H01L2924/09701 ,  H05K1/0306 ,  H05K1/113 ,  H05K3/243 ,  H05K3/388 ,  H05K3/4611 ,  H05K3/4629 ,  H05K2201/0179 ,  H05K2201/0367 ,  H05K2201/09436 ,  H05K2201/09709 ,  H05K2203/054 ,  H05K2203/162 ,  H01L2924/00

Abstract: Provided is a thin film ceramic multilayer wiring board that is appropriate for use as a highly - integrated multilayer wiring board for a probe card which tests a highfrequency module for mobile communication, a microwave connector, a cable assembly, a semiconductor chip, etc., and a method of manufacturing the thin film ceramic multilayer wiring board. The thin film ceramic multilayer wiring board includes: a first conductive structure and a first insulating structure surrounding the first conductive structure, both constituting a multilayer wiring board body; a second insulating structure surrounding the first insulating structure; and a second conductive structure formed on an output pad of the first conductive structure. Here, the second conductive structure is formed by sequentially plating Cu, Ni and Au. According to the thin film ceramic multilayer wiring board and method of manufacturing the same, the second conductive structure is formed using a thin film conductive structure. Therefore, a fine pattern is readily implemented and high integration can be achieved.

Abstract translation: 本发明提供一种薄膜陶瓷多层布线板，其适合用作测试用于移动通信的高频模块，微波连接器，电缆组件，半导体芯片等的探针卡的高度集成的多层布线板， 以及薄膜陶瓷多层布线基板的制造方法。 薄膜陶瓷多层布线板包括：第一导电结构和围绕第一导电结构的第一绝缘结构，均构成多层布线板主体; 围绕所述第一绝缘结构的第二绝缘结构; 以及形成在所述第一导电结构的输出焊盘上的第二导电结构。 这里，第二导电结构通过依次镀Cu，Ni和Au而形成。 根据薄膜陶瓷多层布线板及其制造方法，使用薄膜导电结构形成第二导电结构。 因此，可以容易地实现精细图案，并且可以实现高集成度。

公开(公告)号：WO2008126738A1

公开(公告)日：2008-10-23

申请号：PCT/JP2008/056565

申请日：2008-04-02

Applicant: イビデン株式会社 ,  河野 秀一

Inventor： 河野 秀一

IPC: H01L23/32 ,  H01L23/12

CPC classification number: H05K1/162 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2924/0002 ,  H01L2924/3011 ,  H05K3/3436 ,  H05K3/423 ,  H05K2201/0179 ,  H05K2201/09763 ,  H05K2201/10378 ,  H05K2201/10734 ,  H05K2203/0733 ,  H01L2924/00

Abstract: 　インターポーザ１０は、第１及び第２スルーホール１４，１６を有する基板本体１２と、第１及び第２スルーホール１４，１６の内面並びに基板本体１２の第１表面に形成された第１電極部２２に誘電体層２４と第２電極部２６とを積層してなるコンデンサ２０と、第１スルーホール１４内において第２電極部２６に囲まれて形成された空間内に電気絶縁材を充填してなる絶縁層１８と、この絶縁層１８を貫通し一端が第１電極部２２に電気的に接続されると共に第２電極部２６と電気的に絶縁されてなる第１ポスト４０とを備えている。この第１ポスト４０の両端には、それぞれ第１パッド３１と第２パッド３２が設けられている。一方、第２スルーホール１６内には、外周面が第２電極部２６に接する一方、第１電極部２２とは電気的に絶縁されてなる第２ポストを備える。この第２ポスト４２の両端には、それぞれ第３パッド３３と第４パッド３４が設けられている。

Abstract translation: 插入件（10）设置有具有第一和第二通孔（14,16）的基板主体（12）。 电容器（20），其中在形成在第一和第二通孔（14,16）的内表面上的第一电极部分（22）上层压电介质层（24）和第二电极部分（26） 基板主体（12）的第一表面; 通过填充由第一通孔（14）中的第二电极部分（26）包围的空间形成的绝缘层（18），用电绝缘材料形成; 和穿过绝缘层（18）的第一柱（40），其一端电连接到第一电极部分（22）并与第二电极部分（26）电绝缘。 在第一柱（40）的两端分别布置有第一垫（31）和第二垫（32）。 在第二通孔（16）中，布置有与第二电极部分（26）连接并与第一电极部分（22）电绝缘的外周表面的第二柱体。 在第二柱（42）的两端分别布置有第三垫（33）和第四垫（34）。

公开(公告)号：WO2007140494A1

公开(公告)日：2007-12-13

申请号：PCT/AT2007/000254

申请日：2007-05-25

Applicant: AB MIKROELEKTRONIK GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG ,  HAEGELE, Bernd

Inventor： HAEGELE, Bernd

IPC: H05K1/05 ,  H05K3/28 ,  H05K3/44

CPC classification number: H05K1/053 ,  C03C3/064 ,  C23C4/18 ,  H05K1/092 ,  H05K2201/0116 ,  H05K2201/017 ,  H05K2201/0179 ,  H05K2203/1147 ,  H05K2203/1366 ,  Y10T29/49126 ,  Y10T29/49146

Abstract: Schaltungsträger mit einer metallischen Trägerschicht, auf der zumindest bereichsweise eine dielektrische Schicht angeordnet ist, wobei die dielektrische Schicht eine Vielzahl von Poren aufweist, wobei die Poren zumindest auf der von der Trägerschicht abgewandten Seite der dielektrischen Schicht mit einem Glas versiegelt sind.

Abstract translation: 具有在其上的电介质层被布置在至少一些区域，其中，所述介电层具有多个孔的金属载体层电路载体，所述孔被密封，至少在从与玻璃的介电层的支持体层一侧背向侧。

公开(公告)号：WO2006063081A3

公开(公告)日：2007-12-06

申请号：PCT/US2005044319

申请日：2005-12-07

Applicant: FLEX MULTI FINELINE ELECTRONIX ,  WHITTAKER RONALD W ,  GUERRA JOE D ,  MARCOCI CIPRIAN

Inventor： WHITTAKER RONALD W ,  GUERRA JOE D ,  MARCOCI CIPRIAN

IPC: H01F27/28

CPC classification number: H01F27/266 ,  H01F17/0033 ,  H01F17/062 ,  H01F19/04 ,  H01F27/2804 ,  H01F41/046 ,  H01F2017/002 ,  H05K1/165 ,  H05K1/189 ,  H05K3/389 ,  H05K3/429 ,  H05K3/4644 ,  H05K2201/0179 ,  H05K2201/086 ,  H05K2201/097 ,  H05K2201/09809 ,  H05K2201/10416 ,  Y10T29/49124 ,  Y10T29/49126 ,  Y10T29/49155 ,  Y10T29/49156 ,  Y10T29/49165

Abstract: Miniature circuitry and inductor components in which multiple levels of printed circuitry are formed on each side of a support panel, typically a printed circuit board or rigid flex. Electrical connection between the plural levels of circuitry and multiple windings around magnetic members are provided by plural plated through hole conductors. Small through hole openings accommodate a plurality of the plated through hole conductors since each is insulated from the others by a very thin layer of vacuum deposited organic layer such as parylene having a high dielectric strength. Adhesion of this plated copper to the organic layer is provided by first applying an adhesive promotor to the surface of the organic layer followed by the vacuum deposition of the organic layer.

Abstract translation: 微型电路和电感器部件，其中在支撑面板的每一侧，通常是印刷电路板或刚性柔性件上形成多层印刷电路。 多层电路和磁性构件周围的多个绕组之间的电连接由多个电镀通孔导体提供。 小的通孔开口容纳多个电镀通孔导体，因为它们通过非常薄的真空沉积的有机层（例如具有高介电强度的聚对二甲苯）绝缘。 通过首先在有机层的表面上施加粘合剂促进剂，然后真空沉积有机层来提供该镀铜的有机层的附着力。

公开(公告)号：WO2007043682A1

公开(公告)日：2007-04-19

申请号：PCT/JP2006/320573

申请日：2006-10-16

Applicant: イビデン株式会社 ,  苅谷 隆 ,  田中 宏徳

Inventor： 苅谷 隆 ,  田中 宏徳

IPC: H05K1/16 ,  H05K3/46

CPC classification number: H05K1/162 ,  H01L21/4867 ,  H01L23/498 ,  H01L23/50 ,  H01L2924/0002 ,  H01L2924/3011 ,  H05K3/388 ,  H05K3/4602 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/0195 ,  H05K2201/09309 ,  H05K2201/09536 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09718 ,  Y10T29/43 ,  Y10T29/435 ,  Y10T29/49128 ,  Y10T29/4913 ,  Y10T29/49155 ,  H01L2924/00

Abstract: 【解決手段】高誘電体シート４２０の製造方法は、（ａ）スパッタリングによる第１スパッタ膜４２３ａ、ゾル－ゲル法によるゾル－ゲル膜４２３ｂ、スパッタリングによる第２スパッタ膜４２３ｃをニッケル箔４２１（電極）上に順次形成することにより高誘電体層４２３とするステップと、（ｂ）第２スパッタ膜４２３ｃの上にめっきにより銅箔４２２（対向電極）を形成するステップと、を含むものである。

Abstract translation: 公开了一种高介电薄片（420）的制造方法，包括步骤（a），其中通过在镍箔（电极）（421）上顺序形成第一溅射膜（423a），形成高介电层（423） ），通过溶胶 - 凝胶法的溶胶 - 凝胶膜（423b）和通过溅射的第二溅射膜（423c）进行溅射，并且在（b）上形成铜箔（对电极）（422） 第二溅镀薄膜（423c）。

公开(公告)号：WO2006101638B1

公开(公告)日：2007-02-15

申请号：PCT/US2006005839

申请日：2006-02-17

Applicant: MOTOROLA INC ,  DUNN GREGORY J ,  CROSWELL ROBERT T ,  MAGERA JAROSLAW A ,  SAVIC JOVICA ,  TUNGARE AROON V

Inventor： DUNN GREGORY J ,  CROSWELL ROBERT T ,  MAGERA JAROSLAW A ,  SAVIC JOVICA ,  TUNGARE AROON V

IPC: H01L21/302

CPC classification number: C23F1/40 ,  C23F1/02 ,  C23F1/32 ,  C23F1/34 ,  H05K1/162 ,  H05K3/0044 ,  H05K3/025 ,  H05K3/06 ,  H05K3/429 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/09309 ,  H05K2201/09509 ,  H05K2203/025 ,  H05K2203/0746

Abstract: A method is disclosed for fabricating a patterned embedded capacitance layer. The method includes fabricating (1305, 1310) a ceramic oxide layer (510) overlying a conductive metal layer (515) overlying a printed circuit substrate (505), perforating (1320) the ceramic oxide layer within a region (705), and removing (1325) the ceramic oxide layer and the conductive metal layer in the region by chemical etching of the conductive metal layer. The ceramic oxide layer may be less than 1 micron thick.

Abstract translation: 公开了一种制造图案化的嵌入式电容层的方法。 该方法包括制造（1305,1310）覆盖覆盖在印刷电路基板（505）上的导电金属层（515）的陶瓷氧化物层（510），在区域（705）内对陶瓷氧化物层进行穿孔（1320） （1325）通过导电金属层的化学蚀刻在该区域中的陶瓷氧化物层和导电金属层。 陶瓷氧化物层可以小于1微米厚。