公开(公告)号：WO9820523A3

公开(公告)日：1998-06-25

申请号：PCT/US9719644

申请日：1997-10-30

Applicant: GORE & ASS

Inventor： HASLOW RANDY E ,  HUTCHINS DONALD G ,  LEAF MICHAEL R

IPC: H05K1/02 ,  H05K3/06 ,  H05K3/10 ,  H05K3/24 ,  H05K3/34 ,  H05K3/42 ,  H01L21/00 ,  H05K3/00

CPC classification number: H05K1/0265 ,  H05K3/064 ,  H05K3/108 ,  H05K3/242 ,  H05K3/243 ,  H05K3/3452 ,  H05K3/427 ,  H05K2201/0116 ,  H05K2201/015 ,  H05K2201/0158 ,  H05K2201/0352 ,  H05K2201/09736 ,  H05K2203/072 ,  H05K2203/0723 ,  H05K2203/1572 ,  Y10S205/927

Abstract: The present invention relates to a process for metallizing features of an electronic component, where the metallized features, conductive pads, conductive traces, are coated and encapsulated with at least one metal layer and the features on the front side and the back side of the component have different thicknesses. The process comprises the steps of: a) providing an organic based substrate having a conductive metal layer on a front and back side thereof; b) protecting the back side of the substrate, metallizing the front side wherein said metallizing is conducted by electroplating while electrically bussing the front side with the back side; and c) unprotecting the back side and protecting the front side and metallizing the back side by at least one of electroless plating or immersion plating.

公开(公告)号：WO1998020523A2

公开(公告)日：1998-05-14

申请号：PCT/US1997019644

申请日：1997-10-30

Applicant: W.L. GORE & ASSOCIATES, INC.

Inventor： W.L. GORE & ASSOCIATES, INC. ,  HASLOW, Randy, E. ,  HUTCHINS, Donald, G. ,  LEAF, Michael, R.

IPC: H01L21/00

CPC classification number: H05K1/0265 ,  H05K3/064 ,  H05K3/108 ,  H05K3/242 ,  H05K3/243 ,  H05K3/3452 ,  H05K3/427 ,  H05K2201/0116 ,  H05K2201/015 ,  H05K2201/0158 ,  H05K2201/0352 ,  H05K2201/09736 ,  H05K2203/072 ,  H05K2203/0723 ,  H05K2203/1572 ,  Y10S205/927

Abstract: The present invention relates to a process for metallizing features of an electronic component, where the metallized features, conductive pads, conductive traces, are coated and encapsulated with at least one metal layer and the features on the front side and the back side of the component have different thicknesses.

Abstract translation: 本发明涉及一种用于金属化电子元件的特征的方法，其中金属化特征，导电焊盘，导电迹线被涂覆并用至少一个金属层封装，并且元件的前侧和后侧上的特征 具有不同的厚度。

公开(公告)号：WO1997025840A1

公开(公告)日：1997-07-17

申请号：PCT/DE1996002243

申请日：1996-11-22

Applicant: ROBERT BOSCH GMBH ,  PREISSL, Reinhold

Inventor： ROBERT BOSCH GMBH

IPC: H05K01/05

CPC classification number: H05K3/4092 ,  H05K1/0203 ,  H05K1/0265 ,  H05K1/0298 ,  H05K1/0393 ,  H05K3/0061 ,  H05K3/202 ,  H05K2201/0352 ,  H05K2201/0394

Abstract: The proposal is for an electrical device with an arrangement of printed circuit boards having at least one metal base plate (1) to which is laminated at least one printed circuit board (2) as a substrate. In order to obtain a compact structure with a versatile base plate (1), contact tongues (6), cooling components (11) and electrical connections (9) can be shaped from said base plate (1).

Abstract translation: 还提出了具有印刷电路板组件的电气装置，其包括至少一个金属支撑板（1）被层压为在至少一个印刷电路板（2）的基板。 为了获得一个紧凑的结构与通用的支撑板（1），由与金属载体板（1）插入式舌片（6），冷却元件（11）和电连接（9）herausformbar的。

公开(公告)号：WO1992021222A1

公开(公告)日：1992-11-26

申请号：PCT/CH1992000090

申请日：1992-05-08

Applicant: BÖCK, Josef

IPC: H05K07/06

CPC classification number: H05K7/06 ,  H01H13/702 ,  H01H2203/008 ,  H01H2203/01 ,  H05K3/10 ,  H05K3/281 ,  H05K2201/0281 ,  H05K2201/029 ,  H05K2201/0352 ,  H05K2201/0391

Abstract: A measuring probe (30) has an analysis substrate support (A) with a woven fabric (1) consisting of metal warp threads (1a) and insulating plastic weft threads (1b) in the woof direction. Some of the mesh apertures are doped with analysis substrates (32-34) which change their electrical resistance on contact with, for example, a liquid to be measured. The metal threads (1a) passing the doped meshes constitute the electrical connection to the outside or to an evaluation circuit (B) which is preferably an integrated circuit.

公开(公告)号：WO1989010985A1

公开(公告)日：1989-11-16

申请号：PCT/US1989001810

申请日：1989-04-28

Applicant: ROGERS CORPORATION

Inventor： ROGERS CORPORATION ,  BARTON, Carlos, L. ,  HUDSON, Adrienne, Lindsay ,  HENSON, Samuel, Wayne

IPC: C25D05/02

CPC classification number: H05K3/4691 ,  H05K1/0393 ,  H05K3/0094 ,  H05K3/022 ,  H05K3/064 ,  H05K3/108 ,  H05K3/281 ,  H05K3/386 ,  H05K3/4076 ,  H05K3/426 ,  H05K3/427 ,  H05K2201/0154 ,  H05K2201/0352 ,  H05K2201/0355 ,  H05K2203/1394

Abstract: A multilayer through-hole contacted flexible circuit and method of manufacture thereof is presented. The flexible circuit is made by providing through-holes (58) to a standard single sided laminate (50). Conductive material (60) is vacuum deposited into the through-holes and at the same time a conductive seed-layer is deposited on the polymer side of the standard laminate. Plating resist (62) is applied to both sides of the material and the seed-layer side of the material is patterned such that circuit traces, pads, and through-holes can be electroplated with additional copper (64). The plating resist (62) is stripped and the very thin layer of copper in the non-conductive areas is flash etched to produce semi-additive circuit features on the seed-layer side. Etch resist is then applied to both sides of the material and circuit patterns fabricated on the foil-side of the material. A cover film (66) and (68) coated with adhesive (70) and (72) is then provided over the exposed circuit patterns.

公开(公告)号：WO2012166405A1

公开(公告)日：2012-12-06

申请号：PCT/US2012/038765

申请日：2012-05-21

Applicant: E. I. DU PONT DE NEMOURS AND COMPANY ,  GORDON, Scott E ,  HUGHES, Elizabeth D ,  MALERBI, Joao Carlos ,  NAIR, Deepukumar M. ,  NAIR, Kumaran Manikantan ,  PARISI, James M. ,  SMITH, Michael Arnett ,  SOUDERS, Ken E.

Inventor： HUGHES, Elizabeth D ,  MALERBI, Joao Carlos ,  NAIR, Deepukumar M. ,  NAIR, Kumaran Manikantan ,  PARISI, James M. ,  SMITH, Michael Arnett ,  SOUDERS, Ken E.

IPC: H01L23/15 ,  H01L23/498 ,  H05K1/03 ,  H05K3/46

CPC classification number: H01L23/15 ,  H01L23/49822 ,  H01L2924/0002 ,  H01L2924/09701 ,  H05K1/165 ,  H05K3/4061 ,  H05K3/4629 ,  H05K2201/0317 ,  H05K2201/0352 ,  H01L2924/00

Abstract: Disclosed herein is a multilayer low temperature co-fired ceramic (LTCC) structure comprising a multilayer low temperature co-fired ceramic comprising glass-ceramic dielectric layers with screen printed thick film inner conductors on portions of the layers and with thin film outer conductors deposited on the upper and lower outer surfaces of the LTCC. At least a portion of the thin film outer conductors is patterned in the form of lines and the spacings between the lines are less then 50 m. Also disclosed is a process for making the LTCC structure.

Abstract translation: 本文公开了一种多层低温共烧陶瓷（LTCC）结构，其包括多层低温共烧陶瓷，​​其包含玻璃陶瓷电介质层，在层的一部分上具有丝网印刷厚膜内导体，并且薄膜外导体沉积在 LTCC的上下外表面。 薄膜外导体的至少一部分以线的形式图案化，并且线之间的间距小于50μm。 还公开了制造LTCC结构的方法。

公开(公告)号：WO2012133038A1

公开(公告)日：2012-10-04

申请号：PCT/JP2012/057166

申请日：2012-03-21

Applicant: イビデン株式会社 ,  竹中 芳紀

Inventor： 竹中　芳紀

IPC: H05K3/46 ,  H05K1/16

CPC classification number: H05K1/165 ,  H05K3/4602 ,  H05K2201/0352 ,  Y10T29/4913 ,  Y10T29/49155 ,  Y10T29/49165

Abstract: 　配線板（１０００）が、第１面（Ｆ１）及びその反対側の第２面（Ｆ２）を有する基板（１００ａ）と、基板（１００ａ）の第１面（Ｆ１）上に形成されている第１導体パターンと、基板（１００ａ）の第１面（Ｆ１）上及び第１導体パターン上に形成されている第１絶縁層（１１０ａ～１５０ａ）と、基板（１００ａ）の第２面（Ｆ２）上に形成されている第２導体パターンと、基板（１００ａ）の第２面（Ｆ２）上及び第２導体パターン上に形成されている第２絶縁層（２１０ａ～２５０ａ）と、基板（１００ａ）の第２面（Ｆ２）上に設けられ、第２導体パターンの少なくとも一部により形成されるインダクタ部（１０）と、を有する。そして、インダクタ部（１０）を形成する第２導体パターンの少なくとも１つの厚みは、第１導体パターンよりも厚い。

Abstract translation: 提供一种包括以下的布线基板（1000）：具有与其相对的第一面（F1）和第二面（F2）的基板（100a） 形成在基板（100a）的第一表面（F1）上的第一导体图案; 形成在基板（100a）的第一表面（F1）上的第一绝缘层（110a至150a）和第一导体图案; 形成在基板（100a）的第二表面（F2）上的第二导体图案; 形成在基板（100a）的第二表面（F2）上和第二导体图案上的第二绝缘层（210a至250a）; 以及设置在所述基板（100a）的所述第二表面（F2）上并且由所述第二导体图案的至少一部分形成的电感器部分（10）。 此外，形成电感器部分（10）的第二导体图案的至少一个厚度大于第一导体图案的厚度。

公开(公告)号：WO2012132577A1

公开(公告)日：2012-10-04

申请号：PCT/JP2012/053107

申请日：2012-02-10

Applicant: JX日鉱日石金属株式会社 ,  新井 英太 ,  三木 敦史

Inventor： 新井　英太 ,  三木　敦史

IPC: C25D7/06 ,  C25D5/10 ,  H05K1/09

CPC classification number: H05K1/09 ,  C25D5/14 ,  C25D5/48 ,  C25D7/0614 ,  H05K3/384 ,  H05K3/388 ,  H05K3/389 ,  H05K2201/0352 ,  H05K2201/0355 ,  H05K2203/0723 ,  Y10T428/12049 ,  Y10T428/12076 ,  Y10T428/12438

Abstract: 銅箔または銅合金箔の上に、粗化（トリート）処理を施すことにより形成された粗化処理層、この粗化処理層の上に形成されたＮｉ－Ｃｏ層からなる耐熱層、及びこの耐熱層の上に形成されたＺｎ、Ｎｉ、Ｃｒを含有する耐候層及び防錆層からなる複数の表面処理層を有し、前記表面処理層中の全Ｚｎ／（全Ｚｎ＋全Ｎｉ）が０．１３以上０．２３以下であることを特徴とする表面処理層付銅箔。銅箔の表面に粗化処理を形成した後、その上に耐熱層・防錆層を形成後、シランカップリング処理が施された印刷回路用銅箔を使用した銅張積層板において、ファインパターン印刷回路形成後に、基板を酸処理や化学エッチングを施した際に、銅箔回路と基板樹脂の界面への酸の染込みによる密着性低下の抑制を向上させることのでき、耐酸性密着強度優れ、かつアルカリエッチング性に優れた印刷回路用銅箔を提供する。

Abstract translation: 提供一种具有表面处理层的铜箔，其特征在于包括铜箔或铜合金箔，并且在其上形成多个表面处理层，所述多个表面处理层包括通过粗糙化处理形成的粗糙层，构成的耐热层 形成在粗糙层上的Ni-Co层，以及形成在耐热层上的含有Zn，Ni或Cr的耐候层和防锈层，表面处理层具有（总Zn ）/ [（总Zn）+（总Ni）]比为0.13-0.23。 还提供了一种用于印刷电路的铜箔，其通过粗糙化处理在铜箔的表面上形成层，随后在其上形成耐热层和防锈层而获得，然后对防锈层 层用硅烷偶联剂处理。 当在使用印刷电路用铜箔形成的覆铜层压板中形成精细图案印刷电路时，对其后的基板进行酸处理或化学蚀刻，则由于酸浸入到界面中的粘合力的降低 可以更加抑制铜箔电路和基板树脂。 因此，印刷电路用铜箔相对于耐酸性具有优异的粘合强度，并且具有优异的碱蚀刻性。

公开(公告)号：WO2012060657A2

公开(公告)日：2012-05-10

申请号：PCT/KR2011/008369

申请日：2011-11-04

Applicant: 주식회사 두산 ,  정은용 ,  조경운 ,  어태식 ,  노우현

Inventor： 정은용 ,  조경운 ,  어태식 ,  노우현

IPC: H05K3/46 ,  H05K1/02

CPC classification number: H05K1/115 ,  H05K3/0097 ,  H05K3/10 ,  H05K3/429 ,  H05K3/4652 ,  H05K3/4682 ,  H05K2201/0352 ,  Y10T29/49155 ,  Y10T29/49165

Abstract: 본 발명은 분리용 절연부재의 상하면 각각에 서로 분리 가능한 제1도전층과 제2도전층이 순차적으로 마련된 분리부재; 상기 분리부재의 상하면 각각에 순차적으로 적층되는 적층용 절연부재; 및 상기 절연부재의 상하면 각각에 순차적으로 적층되는 도전층을 포함하는 인쇄회로기판 형성용 적층체, 상기 적층체를 포함하는 인쇄회로기판 및 이의 제조방법에 관한 것이다. 본 발명에서는 종래 단면 구조 인쇄회로 기판 구조의 응용 제한성을 뛰어넘어, 양면 또는 비대칭 구조 등의 다양한 설계가 적용 가능한 신규 다층 인쇄회로기판을 제공하여 생산성 및 경제성을 높일 수 있다.

Abstract translation:

本发明中的各绝缘部件的上表面和下表面彼此隔开地在第一和第二导电层提供了用于在顺序分离的分离部件; 层叠绝缘构件，顺序地堆叠在分离构件的上表面和下表面上; 以及依次堆叠在绝缘构件的上表面和下表面上的导电层，包括该层压板的印刷电路板以及制造该印刷电路板的方法。 在本发明中，用超出了应用结构的限制的印刷电路板的常规的横截面结构，因此能够提高双面或不对称结构，生产效率和经济效益的各种设计的提供了一种新颖的多层印刷电路板是适用英寸

公开(公告)号：WO2011041051A2

公开(公告)日：2011-04-07

申请号：PCT/US2010046947

申请日：2010-08-27

Applicant: ASTEC INT LTD ,  WEISPFENNIG DARYL ,  SCHUMACHER BRADLEY ,  CHIN KWONG KEI

Inventor： WEISPFENNIG DARYL ,  SCHUMACHER BRADLEY ,  CHIN KWONG KEI

IPC: H01L23/14 ,  H01L23/48 ,  H05K1/18

CPC classification number: H05K1/0203 ,  H01L23/49537 ,  H01L23/49541 ,  H01L23/49568 ,  H01L23/49582 ,  H01L2924/0002 ,  H05K1/0263 ,  H05K1/0298 ,  H05K1/0313 ,  H05K1/09 ,  H05K1/115 ,  H05K1/181 ,  H05K3/202 ,  H05K3/42 ,  H05K3/4602 ,  H05K2201/0352 ,  H05K2201/09881 ,  H05K2201/09972 ,  H05K2201/10166 ,  H05K2201/10689 ,  H05K2203/175 ,  Y02P70/611 ,  Y10T29/49126 ,  H01L2924/00

Abstract: An integrated circuit assembly includes a first electrically conductive sheet, a second electrically conductive sheet electrically isolated from the first electrically conductive sheet, a non-conductive material disposed between the first and second electrically conductive sheets, an electrical trace disposed on the non-conductive material and electrically isolated from the first and second electrically conductive sheets, and an integrated circuit having at least one lead directly connected to the first electrically conductive sheet, at least one lead directly connected to the second electrically conductive sheet, and at least one lead electrically connected to the electrical trace. Other integrated circuit assemblies and method for making integrated circuit assemblies are also disclosed.

Abstract translation: 集成电路组件包括第一导电片，与第一导电片电隔离的第二导电片，设置在第一和第二导电片之间的非导电材料，设置在非导电材料上的电迹线 并且与第一和第二导电片电隔离，以及集成电路，其具有直接连接到第一导电片的至少一个引线，直接连接到第二导电片的至少一个引线，以及至少一个引线电连接 到电痕迹。 还公开了用于制造集成电路组件的其它集成电路组件和方法。