公开(公告)号：CN1705104A

公开(公告)日：2005-12-07

申请号：CN200510073865.1

申请日：2005-05-25

Applicant: 三洋电机株式会社

Inventor： 五十岚优助 ,  高草木贞道

IPC: H01L23/12 ,  H01L23/50 ,  H01L23/34 ,  H05K1/05 ,  H01L21/48 ,  H01L41/083

CPC classification number: H05K1/0265 ,  H01L23/538 ,  H01L23/5383 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/48472 ,  H01L2224/4903 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01012 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/07802 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/1301 ,  H01L2924/13034 ,  H01L2924/13055 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/30107 ,  H05K1/0203 ,  H05K1/0206 ,  H05K1/056 ,  H05K3/284 ,  H05K3/4647 ,  H05K3/4652 ,  H05K2201/0355 ,  H05K2201/09736 ,  H05K2201/10969 ,  H05K2203/0369 ,  H05K2203/049 ,  H05K2203/1189 ,  H05K2203/1476 ,  Y10T29/49155 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/20758 ,  H01L2924/00015 ,  H01L2224/05599

Abstract: 一种电路装置及其制造方法，可确保电流容量，形成微细的图形，且散热性优良。本发明的电路装置(10A)，在多层化的配线层中，利用薄的第一导电图形(24A)和厚的第二导电图形(24B)构成第一配线层(24)。因此，确保电容量，同时实现微细图形的形成。另外，通过在第一导电图形(24A)上搭载小信号类的电路元件(14A)，在第二导电图形(24B)上搭载大电流系的电路元件(14B)，可将使用电流的大小不同的电路元件安装在相同的基板上。另外，通过厚地形成的第二导电图形(24B)提高散热性。

公开(公告)号：CN1694605A

公开(公告)日：2005-11-09

申请号：CN200510078311.0

申请日：2005-04-29

Applicant: 日东电工株式会社

Inventor： 高吉勇一 ,  長谷川峰快 ,  津田泰 ,  糸川晶儀

IPC: H05K3/42 ,  H05K3/46

CPC classification number: H05K3/427 ,  H05K1/116 ,  H05K3/421 ,  H05K2201/09736 ,  H05K2203/0353 ,  Y10T29/49126 ,  Y10T29/49155 ,  Y10T29/49165

Abstract: 制备在两面具有金属箔的绝缘底板，形成贯通金属箔以及绝缘底板的通孔部。在通孔部的内周面以及金属箔的表面形成无电解铜镀层，在无电解铜镀层的整个面上形成电解铜镀层。然后，除去通孔部的内周面以及通孔部周边部的区域以外的电解铜镀层，其后，加工金属箔形成导体图案。

公开(公告)号：CN1221158C

公开(公告)日：2005-09-28

申请号：CN03102469.6

申请日：2003-01-27

Applicant: 日东电工股份有限公司

Inventor： 内藤俊树 ,  篠木佳史 ,  宇圆田大介

IPC: H05K3/40 ,  H05K3/46

CPC classification number: H05K1/0265 ,  H05K3/064 ,  H05K3/108 ,  H05K3/388 ,  H05K3/421 ,  H05K3/426 ,  H05K3/427 ,  H05K2201/0352 ,  H05K2201/0355 ,  H05K2201/0394 ,  H05K2201/09509 ,  H05K2201/09736 ,  H05K2203/0574 ,  H05K2203/0577 ,  H05K2203/1394 ,  Y10T29/49117 ,  Y10T29/49128 ,  Y10T29/49155 ,  Y10T29/49156 ,  Y10T428/24917

Abstract: 一种双面配线基板的制造方法，对于在第一导体层11的一面形成了第一绝缘层12的基板材料，从第一绝缘层12的既定部位形成只贯穿第一绝缘层12或贯穿第一绝缘层12及第一导体层11双方的导通孔13，在第一绝缘层12的表面及导通孔13的壁面形成导电性薄膜层14，在导电性薄膜层14上的既定部位形成第二绝缘层15，在导电性薄膜层14上的未形成第二绝缘层15的部位利用电解电镀形成第一导体配线16，用具有耐药液性的皮膜17被覆第一导体配线16，利用药液以化学方法溶解除去第一导体层11的另一面的既定部位，形成第二导体配线18，除去第二绝缘层15及皮膜17。

公开(公告)号：CN1193649C

公开(公告)日：2005-03-16

申请号：CN01805966.X

申请日：2001-01-04

Applicant: 埃尔米克隆股份公司

Inventor： S·瓦尔茨 ,  P·斯泰尔特 ,  W·施密德特

IPC: H05K3/10 ,  H05K3/04

CPC classification number: G06K19/07779 ,  G06K19/07749 ,  G06K19/07783 ,  G06K19/07784 ,  H01L2924/0002 ,  H05K1/0393 ,  H05K1/165 ,  H05K1/189 ,  H05K3/0014 ,  H05K3/005 ,  H05K3/045 ,  H05K3/107 ,  H05K3/108 ,  H05K3/244 ,  H05K3/423 ,  H05K3/426 ,  H05K3/4611 ,  H05K3/4635 ,  H05K2201/0347 ,  H05K2201/0376 ,  H05K2201/09036 ,  H05K2201/09563 ,  H05K2201/09727 ,  H05K2201/09736 ,  H05K2203/0108 ,  H05K2203/0353 ,  H05K2203/1545 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49155 ,  Y10T29/49169 ,  H01L2924/00

Abstract: 本发明涉及一种电连接元件的制造方法，其基本特征是：在一个冲压步骤中，用一个冲压模使一块可塑性变形的基底这样产生变形，即在应当产生印制导线和例如还有通孔或接触面的地方产生凹部。紧接着进行该基底的一层薄的导电层的涂覆。在下一个步骤中，整个基底用导电材料进行电镀，直至凹部被填满导电材料为止。然后通过一个去除过程或腐蚀过程去掉导电材料，直至该基底不应当具有导电表面的那些部位没有金属镀层为止。

公开(公告)号：CN1585591A

公开(公告)日：2005-02-23

申请号：CN200410070310.7

申请日：2004-07-29

Applicant: 日本东北先锋公司

Inventor： 松田厚志 ,  大峡秀隆

IPC: H05K3/00 ,  H05K1/18 ,  H05K3/32

CPC classification number: H05K1/0265 ,  H01L23/49822 ,  H01L23/49838 ,  H01L23/4985 ,  H01L24/14 ,  H01L24/17 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/01322 ,  H01L2924/12044 ,  H05K1/111 ,  H05K1/189 ,  H05K2201/094 ,  H05K2201/09727 ,  H05K2201/09736 ,  H05K2201/10674 ,  Y02P70/611 ,  Y10T29/4913 ,  H01L2924/00

Abstract: 一种半导体芯片安装用挠性布线基板。该挠性布线基板(10)具有，在绝缘基片(11)上与半导体芯片的输出端子电连接的形成规定图形的布线(12a、12b)。而且形成有由同一形式的布线(12a)形成了一个图形的第一布线区域(12A)和由同一形式的布线(12b)形成了一个图形的第二布线区域(12B)。此挠性布线基板(10)在不同布线形式的相邻布线区域(12A、12B)之间，形成有用于消除因布线形式的差异所造成的连接不良的图形过渡区域(13)。由此，当在形成有不同布线形式的多种由同一形式的布线形成一个图形的布线区域的挠性基板上进行半导体芯片的输出端子的连接时，可消除布线与输出端子之间的连接不良。

公开(公告)号：CN1514422A

公开(公告)日：2004-07-21

申请号：CN03155720.1

申请日：2003-08-29

Applicant: 精工爱普生株式会社

Inventor： 林孝明

IPC: G09G3/00

CPC classification number: H01L27/3276 ,  G02F1/13452 ,  G02F2001/13456 ,  G09G2300/0426 ,  H01L27/3223 ,  H01L2924/0002 ,  H05K1/0265 ,  H05K1/117 ,  H05K3/222 ,  H05K3/361 ,  H05K2201/09727 ,  H05K2201/09736 ,  H05K2201/10128 ,  H05K2201/10681 ,  H01L2924/00

Abstract: 本发明提供一种具有与EL的结构对应配置的布线的电子模块及其制造方法和电子仪器。电子模块具有：EL部(12)；形成有EL部(12)的第一基板(10)；安装在第一基板(10)上的第二基板(50)；配置在第二基板(50)上的集成电路芯片(52)；通过第一基板(10)上的夹着EL部(12)的一对区域而形成的多条第一电源布线(16、18、20、22)；通过第二基板(50)上的夹着集成电路芯片(52)的一对区域而形成的多条第二电源布线(54)。

公开(公告)号：CN1510750A

公开(公告)日：2004-07-07

申请号：CN200310120294.3

申请日：2003-12-12

Applicant: 三洋电机株式会社 ,  关东三洋半导体股份有限公司

Inventor： 五十岚优助 ,  高草木宣久 ,  坂野纯 ,  坂本则明

IPC: H01L25/04 ,  H01L25/18 ,  H01L23/12 ,  H01L23/50 ,  H01L23/28 ,  H01L21/48 ,  H01L21/50 ,  H05K3/00

CPC classification number: H05K1/0265 ,  H01L21/4832 ,  H01L23/3107 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L25/16 ,  H01L2221/68377 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/49171 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/12042 ,  H01L2924/13055 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19105 ,  H05K1/185 ,  H05K3/06 ,  H05K2201/09736 ,  H05K2203/0369 ,  H05K2203/1476 ,  H01L2924/00 ,  H01L2924/00015 ,  H01L2224/05599 ,  H01L2924/00012

Abstract: 一种电路装置及其制造方法，进行内装厚度不同的多种电路装置12的电路装置10的薄型化。将安装比较薄型电路元件12A的第一导电图案较厚地形成，将安装比较厚的第二电路元件12B的第二导电图案11B较薄地形成。另外，也可使用较薄地形成的第二导电图案12B构成微细的配线部。由此，即使内装厚的电路元件的情况下，也可以通过在较薄地形成的第二导电图案11B上固定该元件，使总厚度变薄。从而，可实施电路装置10整体的薄型化。

公开(公告)号：CN1156203C

公开(公告)日：2004-06-30

申请号：CN98123997.8

申请日：1998-11-11

Applicant: 国际商业机器公司

Inventor： 埃德加·杰·富兰考斯基 ,  阿英·莫米斯

IPC: H05K1/18 ,  H01L21/50

CPC classification number: H01L23/49816 ,  H01L23/49811 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2924/09701 ,  H05K1/111 ,  H05K3/3452 ,  H05K2201/09736 ,  H05K2201/09909 ,  H05K2201/10674 ,  Y02P70/611 ,  H01L2224/29099 ,  H01L2924/00

Abstract: 本发明提供了用于安装到半导体集成电路小片的印刷电路板。在一个实施例中印刷电路板包括表面平整的硬质电介质基片，固定在基片表面上的多个电路线，以及固定在基片表面上的导电焊脚。导电焊脚和电路线形成一致的整体结构。在另一实施例中，印刷电路板还包括部分地或全部地围绕导电焊脚的整体的焊料阻挡台或多个不连接的焊料阻挡台。本发明还涉及包含安装到根据本发明制造的印刷电路板上的半导体集成电路小片的微电子组件。

公开(公告)号：CN1469696A

公开(公告)日：2004-01-21

申请号：CN03142746.4

申请日：2003-06-06

Applicant: 夏普株式会社

Inventor： 和泉良弘 ,  中川敏彦

IPC: H05K1/11 ,  G02F1/133

CPC classification number: H05K1/0265 ,  G02F1/1345 ,  H01L2924/0002 ,  H05K3/20 ,  H05K3/24 ,  H05K3/323 ,  H05K2201/0317 ,  H05K2201/09736 ,  H01L2924/00

Abstract: 配线基板在有源矩阵基板上对第1周边电气配线与第2周边电气配线成图，在被成图的电气配线上的一部分设置TCP作为电子元件。包含金属薄膜及复制金属膜形成第1周边电气配线及第2周边电气配线。此外，在设置TCP的区域内，第1周边电气配线及第2周边电气配线，具有金属薄膜或复制金属膜的单层构造、或者金属薄膜及复制金属膜的积层构造中的任一方。这样，作为低电阻化的配线基板能可防止连接不良。

公开(公告)号：CN1408197A

公开(公告)日：2003-04-02

申请号：CN01805966.X

申请日：2001-01-04

Applicant: 埃尔米克隆股份公司

Inventor： S·瓦尔茨 ,  P·斯泰尔特 ,  W·施密德特

IPC: H05K3/10 ,  H05K3/04

CPC classification number: G06K19/07779 ,  G06K19/07749 ,  G06K19/07783 ,  G06K19/07784 ,  H01L2924/0002 ,  H05K1/0393 ,  H05K1/165 ,  H05K1/189 ,  H05K3/0014 ,  H05K3/005 ,  H05K3/045 ,  H05K3/107 ,  H05K3/108 ,  H05K3/244 ,  H05K3/423 ,  H05K3/426 ,  H05K3/4611 ,  H05K3/4635 ,  H05K2201/0347 ,  H05K2201/0376 ,  H05K2201/09036 ,  H05K2201/09563 ,  H05K2201/09727 ,  H05K2201/09736 ,  H05K2203/0108 ,  H05K2203/0353 ,  H05K2203/1545 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49155 ,  Y10T29/49169 ,  H01L2924/00

Abstract: 本发明涉及一种电连接元件的制造方法，其基本特征是：在一个冲压步骤中，用一个冲压模使一块可塑性变形的基底这样产生变形，即在应当产生印制导线和例如还有通孔或接触面的地方产生凹部。紧接着进行该基底的一层薄的导电层的涂覆。在下一个步骤中，整个基底用导电材料进行电镀，直至凹部被填满导电材料为止。然后通过一个去除过程或腐蚀过程去掉导电材料，直至该基底不应当具有导电表面的那些部位没有金属镀层为止。