公开(公告)号：CN101978559A

公开(公告)日：2011-02-16

申请号：CN200980110186.3

申请日：2009-02-19

Applicant: 索尼公司 ,  索尼电子有限公司

Inventor： 彼得·施恩塔尼 ,  丰岛健一郎

IPC: H01R12/14

CPC classification number: H05K1/111 ,  H05K1/0245 ,  H05K1/141 ,  H05K2201/09236 ,  H05K2201/09263 ,  H05K2201/10189 ,  H05K2201/10689 ,  Y02P70/611

Abstract: 一种受控阻抗总线包括运送最小跳变差分信号(TMDS)的总线轨迹对。提供了两个或更多个缓冲器输出端子。每个输出端子包括连接到总线轨迹对的焊盘对，以使得未被使用的焊盘在总线轨迹对上产生最小的短截线。提供了两个或更多个缓冲器输入端子。缓冲器输入端子中的每个包括基本上与总线轨迹垂直地延伸的连接器轨迹对。至少一个连接器被连接到缓冲器输入端子中的一个缓冲器输入端子的连接器轨迹对。至少一个缓冲器设备被连接到缓冲器输入端子中的一个缓冲器输入端子的连接器轨迹对的第二端以及缓冲器输出端子中的一个缓冲器输出端子的焊盘对。缓冲器设备在被使能输入使能时将信号提供到总线轨迹对上。

公开(公告)号：CN101971716A

公开(公告)日：2011-02-09

申请号：CN200980108440.6

申请日：2009-03-02

Applicant: 阿尔卡特朗讯公司

Inventor： D·I·奥普瑞 ,  S·德里埃狄格尔

IPC: H05K1/02

CPC classification number: H05K1/0218 ,  H05K2201/09236 ,  H05K2201/093 ,  H05K2201/09618 ,  H05K2201/0969 ,  H05K2201/10121

Abstract: 本发明为一种特殊设计的PCB(11)，其允许以XFP标准中规定的方式使用XFP相容的收发器模块和EMI垫片，并产生与XFP标准相容的集成解决方案。各种几何特征被引入到PCB中，以实现改进，这些改进的组合产生符合XFP标准的集成解决方案。这些改进的特征的一部分包括：PCB的预浸料和其他层的特定厚度；PCB中特定部件的特定间距、尺寸和重量；连接到EMI垫片的第一层XFP笼状接地屏蔽(20)上的开口；在第二层(25)中围绕差分对信号走线(26)的安全接地走线(27)；在第三层(31)的铜中的、位于XFP笼状接地屏蔽和XFP连接器衬垫(12)之下的开口(32)；以及在XFP连接器和PHY连接器衬垫(15)处的接地过孔(14)。

公开(公告)号：CN101963295A

公开(公告)日：2011-02-02

申请号：CN201010230959.6

申请日：2010-07-07

Applicant: 杨东佐

Inventor： 杨东佐

IPC: F21S2/00 ,  F21V17/00 ,  F21V19/00 ,  F21V23/06 ,  F21V29/00 ,  H01L33/48 ,  H01L33/64 ,  H01L33/54 ,  H01L25/03 ,  F21Y101/02

CPC classification number: B29C45/2602 ,  B29C45/14065 ,  B29L2011/0016 ,  F21Y2103/10 ,  F21Y2105/10 ,  F21Y2115/10 ,  H01L2224/48091 ,  H01L2224/4899 ,  H05K1/181 ,  H05K3/0061 ,  H05K2201/09236 ,  H05K2201/10106 ,  H05K2201/10121 ,  H05K2201/10674 ,  H05K2203/049 ,  H01L2924/00014

Abstract: 一种LED集成结构，包括散热基板，LED芯片，透镜，定位透镜或成型透镜的塑胶件，导线和布图电路导电层，在散热基板上设有与散热基板一体成型的二个或二个以上的芯片固定凸台，在定位透镜或成型透镜的塑胶件上设有定位透镜或成型透镜的第一通孔，芯片固定凸台置于第一通孔内，布图电路导电层伸入第一通孔的内侧壁与芯片固定凸台的外侧壁之间，导线一端与LED芯片电连接，导线的另一端与伸入第一通孔的内侧壁与芯片固定凸台外侧壁之间的布图电路导电层电连接；优点是中间环节热阻小、散热性好、透镜和芯片的位置关系精确、具有高光通量、结构简单、装配简单、散热效果好、光学效果好的LED集成结构。

公开(公告)号：CN1885731B

公开(公告)日：2010-12-22

申请号：CN200610090843.0

申请日：2006-06-26

Applicant: 施耐德电器工业公司

Inventor： 让·皮埃尔·科尼尔 ,  维克托·克鲁切特 ,  路易斯·利内尔斯

IPC: H04B3/32

CPC classification number: H05K1/0265 ,  H05K2201/0352 ,  H05K2201/09236 ,  H05K2201/09254 ,  H05K2201/09727

Abstract: 一种通信总线(10)，具有被设计来分别串联连接到主通信总线(2)的导线的至少一对通信线(D+、D-)，该主通信总线(2)被设计来连接到至少一个电气面板(4)的通信设备(1)。所述通信总线包含至少两个分支输出(5)，每个分支输出(5)都具有至少两条分支线(d+、d-)，所述分支线(d+、d-)分别具有连接到通信线(D+、D-)的第一末端，以及被设计用于通信设备(1)的连接的第二末端。通信线(D+、D-)蚀刻在印刷电路的第一导电层上，并且分支线(d+、d-)蚀刻在该印刷电路的第二导电层上。通信线(D+、D-)按距离(L1)相互分离。

公开(公告)号：CN101101899B

公开(公告)日：2010-11-10

申请号：CN200710109870.2

申请日：2007-06-01

Applicant: 富士通株式会社

Inventor： 斋藤聪义 ,  绿川健 ,  仓石彻 ,  熊谷睦之 ,  藤本昌司 ,  阿部健一郎

IPC: H01L23/488 ,  H01L23/498 ,  H01L23/492 ,  H01L23/12 ,  H01L21/48 ,  H05K1/02 ,  H05K3/46

CPC classification number: H05K1/0224 ,  H01L2924/0002 ,  H05K1/025 ,  H05K1/0253 ,  H05K1/116 ,  H05K3/4069 ,  H05K3/4602 ,  H05K3/4614 ,  H05K3/4661 ,  H05K2201/09236 ,  H05K2201/093 ,  H05K2201/09336 ,  H05K2201/0959 ,  H05K2201/09636 ,  H05K2201/09718 ,  H05K2203/0425 ,  H05K2203/063 ,  Y10T29/49117 ,  H01L2924/00

Abstract: 本发明提供一种积层板及其制造方法、具有该积层板的电子元件和装置，该积层板包括具有多层结构的积层和/或具有多层结构的芯层。该多层结构包括信号布线图案、连接到该信号布线图案的焊盘、与该焊盘位于同一层上且围绕该焊盘设置的绝缘部分、和与该焊盘位于同一层上且围绕该绝缘部分设置的导体。该多层结构具有至少两个不同的禁止距离，该禁止距离定义为同一层上该焊盘的轮廓线与距离该焊盘最近的导体之间的最小距离。

公开(公告)号：CN101814471A

公开(公告)日：2010-08-25

申请号：CN200910148955.0

申请日：2009-06-04

Applicant: 承景科技股份有限公司

Inventor： 张荣展 ,  林丁丙

IPC: H01L23/48 ,  H01L23/49 ,  H01L23/12 ,  H01R12/06

CPC classification number: H05K1/025 ,  H01L23/66 ,  H01L2223/6638 ,  H01L2924/0002 ,  H01L2924/3011 ,  H05K1/0219 ,  H05K1/0245 ,  H05K1/0298 ,  H05K1/111 ,  H05K1/112 ,  H05K1/115 ,  H05K2201/09236 ,  H01L2924/00

Abstract: 本发明是一种互连结构，含有基板、连接衬垫以及传输线。基板含有N个阶层，各个阶层具有第一表面以及第二表面，所述阶层其中之一为第一阶层，N为正整数。连接衬垫位于基板的第一阶层的第一表面。传输线位于第一阶层的第一表面，传输线形成Y型区域以与连接衬垫耦接。第一阶层的第一表面具有导孔，此导孔位于Y型区域所形成的鼠蹊部之内，此导孔并延伸至第一阶层的第二表面，其中第一阶层的第二表面为电源层或地线层。

公开(公告)号：CN101803034A

公开(公告)日：2010-08-11

申请号：CN200880106022.9

申请日：2008-08-27

Applicant: 曼兹自动化股份公司

Inventor： K·梅茨纳

IPC: H01L31/0224 ,  H05K3/12 ,  B41F15/08 ,  B41M1/12

CPC classification number: H05K3/1216 ,  B41F15/0881 ,  B41M1/12 ,  H01L31/022425 ,  H05K2201/09236 ,  H05K2203/1476 ,  Y02E10/50

Abstract: 在用于制造太阳能电池(10，11)的方法中，在该方法中，在多个制造步骤中以丝网印刷工艺印制太阳能电池(10，11)，太阳能电池(10，11)对于第一印刷过程相对于刮刀的印刷方向(18)以第一定向而布置，并且在第二印刷过程中相对于印刷方向以另一定向而布置。由此，使太阳能电池(10，11)对于长形结构的印刷总是最佳地取向。

公开(公告)号：CN101631425A

公开(公告)日：2010-01-20

申请号：CN200810302746.2

申请日：2008-07-15

Applicant: 鸿富锦精密工业(深圳)有限公司 ,  鸿海精密工业股份有限公司

Inventor： 陈永杰 ,  李政宪 ,  许寿国

IPC: H05K1/02 ,  H05K1/11 ,  H05K1/18 ,  H05K3/46

CPC classification number: H05K1/0295 ,  H05K1/0231 ,  H05K1/0237 ,  H05K1/0243 ,  H05K1/113 ,  H05K2201/09236 ,  H05K2201/09954 ,  H05K2201/10545 ,  H05K2201/10636 ,  H05K2201/10689 ,  Y02P70/611 ,  Y10T29/49117 ,  Y10T29/4913

Abstract: 一种电路板，耦接有一电子装置，其包含一第一组件、一第二组件、一第一布线层以及一第二布线层。第一布线层设有一耦接一控制芯片的一第一导电部对，第二布线层设有一第二导电部对、一第三导电部对及一第四导电部对，第三导电部对设置于第二导电部对及第四导电部对之间，第三导电部对相对应且耦接第一布线层的第一导电部对；当第二导电部对耦接所述电子装置时，第一组件及第二组件使第二导电部对及第三导电部对耦接，当第四导电部对耦接所述电子装置时，第一组件及第二组件使第三导电部对及第四导电部对耦接。本发明仅藉由单一布线，使第一组件及第二组件依不同需求耦接不同布线，就可产生不同的讯号线连接，更不需增加区隔组件，降低成本。

公开(公告)号：CN101626658A

公开(公告)日：2010-01-13

申请号：CN200810302663.3

申请日：2008-07-08

Applicant: 鸿富锦精密工业(深圳)有限公司 ,  鸿海精密工业股份有限公司

Inventor： 李政宪 ,  陈永杰 ,  许寿国

IPC: H05K1/02 ,  H05K1/03

CPC classification number: H05K1/0245 ,  H05K1/0366 ,  H05K2201/029 ,  H05K2201/09236 ,  H05K2201/09263 ,  H05K2201/09272

Abstract: 一种印刷电路板，包括一布线区及若干差分对，所述差分对并排布设在所述布线区内，每一差分对具有两条差分传输线，所述差分传输线包括若干折线段，每一折线段的长度相等，每一差分传输线的每相邻两个折线段形成一折角，所有折角均相等，所述折线段的长度为：所述差分对的两条差分传输线的对应两个折角之间的距离除以所述折角的一半的余弦值。所述印刷电路板提高了差分信号的传输品质。

公开(公告)号：CN100556010C

公开(公告)日：2009-10-28

申请号：CN200310121589.2

申请日：2003-12-29

Applicant: 英特尔公司

Inventor： 约翰·R·贝纳姆 ,  约翰·L·克里奇洛 ,  亮·陶

IPC: H04L25/00

CPC classification number: G06F13/4086 ,  H01P5/185 ,  H05K1/0239 ,  H05K2201/044 ,  H05K2201/09236 ,  H05K2201/09263 ,  H05K2201/10189

Abstract: 本发明描述了一种用于数字传输系统的紧凑电磁耦合器。在一个实施例中，该装置包括第一传输线结构，该传输结构包括具有几何形状的部分。第二传输结构，具有所述几何形状，并且位置贴近所述第一传输结构的具有所述几何形状的部分以与所述第一传输结构的所述部分形成紧凑电磁耦合器，电磁耦合器的几何形状使得能够放置在标准卡连接器的覆盖区域内。这样形成的紧凑电磁耦合器使得沿着所述第一传输结构传输的信号的逻辑状态和时序能够被重建。