中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

1071 records (took 0.021 seconds)

    セラミック多層基板及びその製造方法
    221.
    发明申请
    セラミック多層基板及びその製造方法 审中-公开
    陶瓷多层基板及其制造方法

    公开(公告)号：WO2006046554A1

    公开(公告)日：2006-05-04

    申请号：PCT/JP2005/019588

    申请日：2005-10-25

    Applicant: 株式会社 村田製作所 ,  近川 修

    Inventor： 近川 修

    IPC: H05K3/46

    CPC classification number: H05K1/186 ,  B32B18/00 ,  C04B35/632 ,  C04B35/634 ,  C04B35/63404 ,  C04B35/653 ,  C04B37/008 ,  C04B37/026 ,  C04B37/028 ,  C04B2235/656 ,  C04B2235/6583 ,  C04B2237/121 ,  C04B2237/124 ,  C04B2237/341 ,  C04B2237/343 ,  C04B2237/366 ,  C04B2237/50 ,  C04B2237/56 ,  C04B2237/562 ,  C04B2237/68 ,  C04B2237/704 ,  H01L2224/16227 ,  H01L2924/15192 ,  H01L2924/15313 ,  H01L2924/19105 ,  H05K1/0306 ,  H05K3/4611 ,  H05K3/4629 ,  H05K2201/091 ,  H05K2201/10636 ,  H05K2203/308 ,  Y02P70/611 ,  Y10T428/24926

    Abstract: 　特許文献１、２に記載の多層セラミック基板の場合には、チップ型セラミック電子部品を内蔵したセラミックグリーンシートの積層体を焼成して多層セラミック基板を得るため、焼成によって得られた多層セラミック基板の内蔵チップ型セラミック電子部品にクラックが生じたり、場合によってはチップ型セラミック電子部品が破壊されることすらあった。 　本発明のセラミック多層基板の製造方法は、複数のセラミックグリーンシート１１１Ａを積層してなるセラミックグリーン積層体１１１と、このセラミックグリーン積層体１１１の内部に配置され、外部端子電極部１１３Ｂを有するチップ型セラミック電子部品１１３とを、同時に焼成することによって、チップ型セラミック電子部品１３を内蔵したセラミック多層基板１０を製造する際に、チップ型セラミック電子部品１１３とセラミックグリーン積層体１１１との間に予めペースト層１１５を介在させ、これら三者を焼成する。

    Abstract translation: 在专利文献1所公开的多层陶瓷基板的情况下，通过烘焙其上构建有芯片陶瓷电子部件的陶瓷生片的堆叠来制造多层陶瓷基板。 因此，内置芯片陶瓷电子元件在某些情况下可能会破裂或破裂。 一种本发明的陶瓷多层基板的制造方法，其中通过层叠陶瓷生片（111A）和设置在陶瓷生坯（111）中的芯片陶瓷电子部件（113）制成的陶瓷生坯体（111），具有外端 电极部分（113B）同时被烘烤以制造包含芯片陶瓷电子部件（13）的陶瓷多层基板（10），其中预先将粘贴剂（115）插入在芯片陶瓷电子部件（113）和陶瓷绿色 堆叠（111），并且三个被烘烤。

    チップ型電子部品内蔵型多層基板及びその製造方法
    222.
    发明申请
    チップ型電子部品内蔵型多層基板及びその製造方法 审中-公开
    多层板加入芯片电子元件及其制造方法

    公开(公告)号：WO2006030562A1

    公开(公告)日：2006-03-23

    申请号：PCT/JP2005/009853

    申请日：2005-05-30

    Applicant: 株式会社 村田製作所 ,  和田 龍一郎 ,  池田 哲也

    Inventor： 和田 龍一郎 ,  池田 哲也

    IPC: H05K3/46

    CPC classification number: H05K1/186 ,  H05K1/023 ,  H05K1/0306 ,  H05K1/0313 ,  H05K1/183 ,  H05K3/4614 ,  H05K3/4629 ,  H05K2201/0379 ,  H05K2201/091 ,  H05K2201/10636 ,  Y02P70/611 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49155

    Abstract: 　従来の多層セラミック基板の場合には、内蔵される各電子部品と予め多層基板に形成されている配線導体とが、製造段階で電子部品の上部または下部のいずれか片側で接続されるため、積層時の積みズレや焼成時の収縮挙動の差異により接続信頼性の低下を生じる。 　本発明のチップ型電子部品内蔵型多層基板１０は、複数の誘電体層１１Ａが積層され且つ内部導体パターン１２を有する多層基板１１と、上下の誘電体層１１Ａの界面に設けられ且つ外部端子電極１３Ａを有するチップ型電子部品１３と、を含み、外部端子電極１３Ａは、上下の誘電体層１１Ａの界面から下方向へチップ型電子部品１３に沿って延びる第１接続導体１４Ａと、上下の誘電体層１１Ａの界面から上方へチップ型電子部品１３に沿って延びる第２接続導体１４Ｂとを介して、界面に設けられた面内導体１２Ａに接続されている。

    Abstract translation: 在常规多层陶瓷板的情况下，预先形成在多层板中的电子部件和布线导体在生产阶段仅在电子部件的上部或下部的一侧连接，从而连接可靠性 由于在重叠时的对准不良或烘烤时的收缩行为的差异而劣化。 包含芯片电子部件的多层板（10）包括通过覆盖多个电介质层（11A）并具有内部导体图案（12）而形成的多层板（11），以及设置在界面处的芯片电子部件（13） 在上下电介质层（11A）之间并具有外部端子电极（13A）。 外部端子电极（13A）通过从上下电介质层（11A）之间的界面沿芯片电子部件向下延伸的第一连接导体（14A）与设置在界面处的面内导体（12A）连接， （13）和沿着芯片电子部件（13）从上下电介质层（11A）之间的界面向上延伸的第二连接导体（14B）。

    STRETCHABLE AND ELASTIC INTERCONNECTS
    224.
    发明申请
    STRETCHABLE AND ELASTIC INTERCONNECTS 审中-公开
    可扩展和弹性互联

    公开(公告)号：WO2004095536A3

    公开(公告)日：2005-05-12

    申请号：PCT/US2004007067

    申请日：2004-03-08

    Applicant: UNIV PRINCETON

    Inventor： WAGNER SIGURD ,  PERICHON LACOUR STEPHANIE ,  ZHIGANG SUE

    IPC: H05K1/00 ,  H01R4/00

    CPC classification number: H05K1/11 ,  H05K1/0283 ,  H05K2201/0133 ,  H05K2201/091 ,  H05K2203/0271

    Abstract: The present invention relates to stretchable interconnects (10) which can be made in varions configurations. The stretchable interconnects can be made of an electrically conducting film (14) or an elastomeric material (16) to provide elastic properties in which the interconnects can be reversibly stretched in order to stretch and relax the elastomer material to its origional configuration.

    Abstract translation: 本发明涉及可变形配置的可拉伸互连（10）。 可拉伸的互连件可以由导电膜（14）或弹性体材料（16）制成，以提供弹性，其中互连可以被可逆地拉伸，以便将弹性体材料拉伸和松弛到其起始构型。

    EMBEDDED ELECTRICAL TRACES AND METHOD FOR MAKING
    225.
    发明申请
    EMBEDDED ELECTRICAL TRACES AND METHOD FOR MAKING 审中-公开
    嵌入式电气跟踪和制造方法

    公开(公告)号：WO2003028417A1

    公开(公告)日：2003-04-03

    申请号：PCT/US2002/020480

    申请日：2002-06-27

    Applicant: 3M INNOVATIVE PROPERTIES COMPANY

    Inventor： KOSKENMAKI, David, C. ,  MILLER, Michael, N. ,  JING, Naiyong

    IPC: H05K3/10

    CPC classification number: H05B3/86 ,  G02F1/13439 ,  G02F1/155 ,  H05B3/286 ,  H05B2203/017 ,  H05K3/102 ,  H05K3/107 ,  H05K3/1258 ,  H05K2201/0133 ,  H05K2201/09036 ,  H05K2201/091 ,  H05K2201/09827 ,  H05K2203/0278 ,  H05K2203/1105 ,  Y10S428/901 ,  Y10T29/49128 ,  Y10T29/49155 ,  Y10T29/49165 ,  Y10T428/24917

    Abstract: A method for making a fine electrically conductive grid embedded in a polymer substrate (30). The method includes the steps of providing a polymer substrate (30), forming a pattern of grooves (31) in the substrate (30), filling the grooves (31) with electrically conductive powder, and then applying heat and/or pressure to the substrate (30). The application of heat and/or pressure to the substrate (30) causes the grooves (31) to collapse inward against the conductive powder. Collapsing the grooves (31) compacts the conductive powder within the groove (31), thereby establishing a continuously conductive grid line or circuit. The narrow grid lines that result allow more light to transmit through the substrate (30). The method allows grid lines to be made with higher aspect ratios (ratio of line depth to line width) than is possible by previous methods.

    Abstract translation: 一种制造嵌入聚合物基板（30）中的精细导电栅格的方法。 该方法包括以下步骤：提供聚合物基材（30），在基材（30）中形成凹槽（31）的图案，用导电粉末填充凹槽（31），然后将热和/或压力施加到 基板（30）。 向衬底（30）施加热和/或压力导致凹槽（31）相对于导电粉末向内折叠。 凹槽（31）折叠凹槽（31）内的导电粉末，从而建立连续导电的栅格线或电路。 导致的窄栅格线允许更多的光透过衬底（30）传输。 该方法允许以比以前的方法可能的更高的纵横比（线深度与线宽的比率）制成网格线。

    METHOD AND DEVICE FOR FABRICATING ELECTRICAL CONNECTING ELEMENTS, AND CONNECTING ELEMENT
    226.
    发明申请
    METHOD AND DEVICE FOR FABRICATING ELECTRICAL CONNECTING ELEMENTS, AND CONNECTING ELEMENT 审中-公开
    用于制造电气连接元件的方法和装置，以及连接元件

    公开(公告)号：WO01078475A1

    公开(公告)日：2001-10-18

    申请号：PCT/CH2001/000200

    申请日：2001-03-30

    IPC: H01L23/498 ,  H05K1/02 ,  H05K1/11 ,  H05K1/14 ,  H05K1/16 ,  H05K1/18 ,  H05K3/00 ,  H05K3/04 ,  H05K3/34 ,  H05K3/36 ,  H05K3/40 ,  H05K3/46

    CPC classification number: H01L23/49827 ,  H01L2924/0002 ,  H05K3/041 ,  H05K3/046 ,  H05K3/4084 ,  H05K3/462 ,  H05K3/4632 ,  H05K3/4658 ,  H05K2201/0376 ,  H05K2201/091 ,  H05K2201/09827 ,  H05K2203/0108 ,  H05K2203/0191 ,  H05K2203/0195 ,  H05K2203/0285 ,  H05K2203/095 ,  H05K2203/1189 ,  H01L2924/00

    Abstract: A method for manufacturing electrical connecting elements or semifinished products is disclosed. Starting from a plastically deformable dielectric substrate layer (1) being on its faces clad with a first and a second conducting layer (3, 5), microperforation combined with a welding or soldering process is carried out. To this end, the clad dielectric substrate layer (1) is placed between a perforation tool (11) having perforation tips (11a) and a support (13) and pressure is applied between the perforation tool (11) and the support (13), so that the perforation tips (11a) of the perforation tool (11) penetrate into the substrate material (1). The materials and the size and shape of the perforation tips (11a) are now chosen in a manner that the conducting material (5) is deformed and the dielectric substrate material (1) is thrust aside, conductor material of the first conducting layer (5) being displaced so that it gets into contact with conductor material of the second conducting layer (3) and is electrically and mechanically connected to conducting material of the second conducting layer.

    Abstract translation: 公开了一种用于制造电连接元件或半成品的方法。 从其上覆盖有第一和第二导电层（3,5）的表面的塑性变形的电介质基底层（1）开始，进行与焊接或焊接工艺结合的微穿孔。 为此，将包层电介质基底层（1）放置在具有穿孔尖端（11a）的穿孔工具（11）和支撑件（13）之间，并且在穿孔工具（11）和支撑件（13）之间施加压力， ，使得穿孔工具（11）的穿孔尖端（11a）穿透到基底材料（1）中。 现在选择穿孔尖端（11a）的材料和尺寸和形状，使得导电材料（5）变形并且电介质基底材料（1）被推开，第一导电层（5）的导体材料 ）被移位使得其与第二导电层（3）的导体材料接触并且电和机械地连接到第二导电层的导电材料。

    BUS BAR WIRING BOARD AND METHOD OF PRODUCING THE SAME
    227.
    发明申请
    BUS BAR WIRING BOARD AND METHOD OF PRODUCING THE SAME 审中-公开
    母线接线板及其制造方法

    公开(公告)号：WO99031777A1

    公开(公告)日：1999-06-24

    申请号：PCT/JP1998/005488

    申请日：1998-12-04

    IPC: H02G3/08 ,  H02G3/16 ,  H02G5/00 ,  H05K3/20 ,  H05K3/32 ,  H05K7/06

    CPC classification number: H02G3/16 ,  H02G3/081 ,  H02G5/005 ,  H05K3/202 ,  H05K3/326 ,  H05K2201/091 ,  H05K2201/10946 ,  H05K2201/2072 ,  Y10S439/949 ,  Y10T29/49117 ,  Y10T29/49121 ,  Y10T29/49128 ,  Y10T29/49151 ,  Y10T29/49153 ,  Y10T29/49833 ,  Y10T29/49845 ,  Y10T29/49908

    Abstract: A bus bar wiring board comprising a bus bar pattern for electric wiring formed in a predetermined shape, and a bus bar piece formed separately from the bus bar pattern and electrically connected and secured to the bus bar pattern. A method of producing the bus bar wiring board comprising a bus bar pattern punching step for punching a bus bar pattern for electric wiring that is laid out in a predetermined shape out of an electrically conducting metal plate, a bus bar piece punching step for punching a bus bar piece laid out in a predetermined shape in a remaining space on the electrically conducting metal plate, and a connection step for electrically connecting and securing together the bus bar pattern punched in the bus bar pattern punching step and the bus bar pieve punched in the bus bar piece punching step, whereby reducing the waste in the electrically conducting metal plate out of which the bus bar patterns are punched and decreasing the cost of production or the cost of a product.

    Abstract translation: 一种汇流条布线板，包括形成为预定形状的电线的母线图形，以及与母线图案分开形成的母线条，并且电连接并固定到母线图案。 一种母线布线板的制造方法，其特征在于，包括：母线条冲孔工序，用于冲压导电金属板中以规定形状布置的电气布线的母线图形;冲压步骤 在导电金属板上的剩余空间中以预定形状布置的母线条，以及连接步骤，用于将冲压在母线图案冲压步骤中的母线图形和将冲压在母线条冲压步骤中的母线棒电连接并固定在一起 母线冲压步骤，从而减少导电金属板中的浪费，其中冲压母线图案并降低生产成本或产品成本。

Patent Agency Ranking