-
公开(公告)号：KR1019980035947A
公开(公告)日：1998-08-05
申请号：KR1019960054405
申请日：1996-11-15
Applicant: 한국전자통신연구원
IPC: H02J7/04
Abstract: 본 발명은 무선전화기나 캠코더 등의 전원으로 사용되는 충전식 배터리나 배터리팩 중에서 재충전이 안되는 충전식 배터리나 배터리팩도 충전할 수 있는 충전장치에 관한 것이다. 그 목적은 5∼10배에 해당하는 고전압과 약간의 부가회로를 추가함으로써 과충전에 의해 열화되었으나 장시간 미사용으로 인하여 완전히 자연방전된 충전식 배터리에 대해서도 충전할 수 있는 충전장치를 구현하는 데에 있다. 그 구성은 전원 발생수단과 전원 구동수단과 잔류전압 검출수단 및 충전방식 선택수단으로 되어 있다. 전원 발생수단은 성능저하되었거나 자연방전된 비정상 배터리의 초기충전을 위한 제 1 충전전압과 정상 배터리의 쾌속충전과 표준충전을 위한 제 2 충전전압 두 종류의 충전전압을 발생시킨다. 전원 구동수단은 제어신호에 따라 전원 발생수단으로부터 제 1 충전전압과 제 2 충전전압 중 하나를 충전식 배터리에 공급한다. 잔류전압 검출수단은 충전식 배터리의 잔류잔압을 검출하여 초기충전의 필요여부의 판단을 위한 잔류전압 신호를 출력한다. 충전방식 선택수단은 잔류전압 신호에 따라 초기충전의 필요여부를 판단하여 충전방식을 선택하고 전원 구동수단에 제어신호를 공급한다.
-
公开(公告)号：KR100141285B1
公开(公告)日：1998-07-15
申请号：KR1019950053659
申请日：1995-12-21
Applicant: 한국전자통신연구원
IPC: H03L7/16
Abstract: 종래의 CMOS 소자기술로 제작된 직접 디지털 주파수 합성기(DDS)의 합성된 주파수는 최대 동작 클럭 주파수의 1/4에 해당하는 낮은 출력 주파수 때문에 DDS 단독으로는 50 MHz 이상의 고주파 합성기로서는 부적당하였다.
종래 기술의 단점인 저주파수 출력을 개선하기 위하여, 병렬 연결된 파이프라인 구조의 위상누산기, 및 잡음성형기를 포함하는 것을 특징으로 하여, 최종 출력이 DDS 한 개의 출력 주파수보다도 4배 혹은 그 이상의 합성된 출력 주파수를 얻을 수 있도록 구성하였고, 종래의 저전력 CMOS 소자 기술로 제작할 경우 소형화와 저전력화가 가능하다.-
公开(公告)号：KR1019980016379A
公开(公告)日：1998-05-25
申请号：KR1019960035938
申请日：1996-08-28
Applicant: 한국전자통신연구원
IPC: H03L7/18
Abstract: 본 발명은 저 전력 CMOS 소자로 제작된 직접 디지탈 주파수 합성기(Direct Digital Frequency Synthesizer) 디바이스의 단점인 낮은 출력 주파수를 개선하여 고속 동작의 높은 출력 주파수를 얻을 수 있도록 한 고성능의 주파수(RF) 디지탈 주파수 합성기에 관한 것이다.
즉, 종래의 직접 디지탈 주파수 합성기의 구조를 개선하여 기존의 직접 디지탈 주파수 합성기 보다 4배 이상의 높은 합성 주파수를 얻을 수 있고, 주파수 변환속도가 수 μsec 이내로 빠른 ㎓급 주파수 합성기로 사용할 수 있는 고주파(RF) 디지탈 주파수 합성기에 관한 것이다.-
-
-
Patent Agency Ranking
-
公开(公告)号：KR1019960018613A
公开(公告)日：1996-06-17
申请号：KR1019940030613
申请日：1994-11-21
Applicant: 한국전자통신연구원
IPC: H03L7/16
Abstract: 본 발명은 계수형 발진기(Number Controlled Oscillator; 이하 NCO라 칭한다)를 모체로 하는 직접 디지탈 주파수 합성기(Dirct Digital Frequency Smthesizer)에 관한 것으로 특히, 주파수 입력 레지스터를 통하여 주파수 조정 2진 데이타값을 입력받아 자신의 출력값을 궤환가산하여 위상정보에 해당하는 비트 데이타중 하위비트 일부를 필터링시켜 출력하는 NCO로 구성된 위상누산수단과, 상기 위상누산수단에서 출력되는 비트 데이타를 입력받아 잡음을 정형하는 잡음정형 수단 및 상기 잡음정형 수단에서 출력되는 잡음정형된 비트 데이타를 입력받아 상기 비트 데이타를 어드레스로 하여 해당 정현파형을 나타내는 일련의 데이타값을 억세스하여 출력하는 사인룩업 테이블을 포함하는 것을 특징으로 하는 잡음 정형기를 사용한 디지탈 주파수 합성기를 제공하여 위상 드 링케이션으로 인해 발생되는 출력 스펙트럼으로 나타내는 백색 잡음과 스프리어스 잡음을 최소화함과 동시에 고속처리가 가능하도록 주파수 해상도 및 위상과 주파수의 안정도를 향상시키는 효과가 있다.
-
公开(公告)号：KR100084556B1
公开(公告)日：1995-05-04
申请号：KR1019910024771
申请日：1991-12-28
Applicant: 한국전자통신연구원
IPC: H01L29/772
-
公开(公告)号：KR1019950001154B1
公开(公告)日：1995-02-11
申请号：KR1019910024771
申请日：1991-12-28
Applicant: 한국전자통신연구원
IPC: H01L29/772
Abstract: The method includes the steps of forming a well (2) on a silicon substrate (1), forming a vertical trench pillar by using a trench etching process, performing an isolation process, forming a gate oxide film (12) thereon to deposit a thin poly-Si film (14) thereon to implant P ions thereinto to form an N- LDD layer (3), depositing and patterning a 2nd poly-Si thick film (15) to form a vertical gate (16) on the side wall of the trench pillar, forming an oxide spacer (7) on the side wall of gate (16) to adjust the length of layer (3), and using the gate (16) and spacer (7) as masks to implant As ions thereinto to form an N+ diffusion layer (4), thereby forming an LDD structure.
Abstract translation: 该方法包括以下步骤：在硅衬底（1）上形成阱（2），通过使用沟槽蚀刻工艺形成垂直沟槽柱，执行隔离工艺，在其上形成栅氧化膜（12）以沉积薄的 多晶硅膜（14）上以将P离子注入其中以形成N-LDD层（3），沉积和图案化第二多晶硅厚膜（15），以在第二多晶硅厚膜（15）的侧壁上形成垂直栅极 所述沟槽柱在所述栅极（16）的侧壁上形成氧化物间隔物（7），以调节所述层（3）的长度，并且使用所述栅极（16）和间隔物（7）作为掩模将As离子注入到 形成N +扩散层（4），从而形成LDD结构。
-
公开(公告)号：KR1019940001425B1
公开(公告)日：1994-02-23
申请号：KR1019900017909
申请日：1990-11-06
Applicant: 한국전자통신연구원
IPC: H01L27/108
CPC classification number: H01L27/1023 , H01L21/8229 , Y10S257/906
Abstract: 내용 없음.
-
-
-
-
-
-
-
-
-
Search Results
251
records
(took 0.024 seconds)
