公开(公告)号：KR1020110050926A

公开(公告)日：2011-05-17

申请号：KR1020090107517

申请日：2009-11-09

Applicant: 삼성전자주식회사

Inventor： 김선일 ,  김상욱 ,  박재철 ,  김창정

IPC: H01L29/786

CPC classification number: H01L29/78696 ,  H01L29/7869 ,  H01L29/06

Abstract: PURPOSE: A transistor, a manufacturing method thereof, and an electronic device including the same are provided to prevent the change of a property due to a residual charge trap generated in a channel layer due to light by suppressing a trap site through an oxygen rich layer. CONSTITUTION: A gate insulation layer(GI1) covering a gate(G1) is formed on a substrate(SUB1). A channel layer(C1) with a multi layer is formed on the gate insulation layer. The channel layer includes a first oxide layer(R1) and a second oxide layer(P1). A source electrode(S1) and a drain electrode(D1) connected to both sides of the channel layer are formed on the gate insulation layer. A passivation layer(PS1) is formed on the gate insulation layer to cover the channel layer, the source electrode, and the drain electrode.

Abstract translation: 目的：提供一种晶体管及其制造方法以及包括该晶体管的电子器件，以防止由于通过富氧层抑制捕获部位而引起的光在通道层中产生的残留电荷陷阱而引起的特性变化 。 构成：在基板（SUB1）上形成覆盖栅极（G1）的栅极绝缘层（GI1）。 在栅极绝缘层上形成具有多层的沟道层（C1）。 沟道层包括第一氧化物层（R1）和第二氧化物层（P1）。 在栅绝缘层上形成与沟道层两侧连接的源电极（S1）和漏电极（D1）。 在栅绝缘层上形成钝化层（PS1），以覆盖沟道层，源电极和漏电极。

公开(公告)号：KR1020090084236A

公开(公告)日：2009-08-05

申请号：KR1020080010291

申请日：2008-01-31

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 박재철 ,  권기원 ,  김창정 ,  김상욱 ,  김선일

IPC: G11C7/00 ,  G11C8/10

CPC classification number: G11C5/025 ,  G11C8/10

Abstract: A memory chip array is provided to reduce the whole size by arranging a circuit related to column operation such as a sense amplifier and a column decoder. A memory chip array comprises a plurality of cell arrays(20) and a row decoder. The row decoder comprises a low select(22) and a pre-decoder(21), and the low select is formed in one-side of each cell array. A plurality of cell arrays are connected to pre-decoder in common, and the sense amplifier and the column decoder(23) are formed in the lower-part of each cell array.

Abstract translation: 提供存储器芯片阵列以通过布置与诸如读出放大器和列解码器的列操作相关的电路来减小整体尺寸。 存储芯片阵列包括多个单元阵列（20）和行解码器。 行解码器包括低选择（22）和预解码器（21），并且低选择形成在每个单元阵列的一侧。 多个单元阵列共同连接到预解码器，并且读出放大器和列解码器（23）形成在每个单元阵列的下部。

公开(公告)号：KR1020090048186A

公开(公告)日：2009-05-13

申请号：KR1020070114456

申请日：2007-11-09

Applicant: 삼성전자주식회사

Inventor： 백찬욱 ,  홍석우 ,  김종석 ,  전성찬 ,  김선일

IPC: H01L21/302

CPC classification number: H03B28/00 ,  B44C1/227 ,  H01L23/66 ,  H01L2223/6627 ,  H01L2924/0002 ,  H01L2924/1903 ,  H01L2924/00

Abstract: 제1 기판의 어느 한 면에 제1 마스크 패턴을 형성하는 단계; 상기 제1 마스트 패턴을 식각 마스크로 하여 상기 제1 기판을 식각하여 홀을 형성하는 단계; 제2 기판의 어느 한 면에 제2 마스크 패턴을 형성하는 단계; 상기 제2 마스크 패턴을 식각 마스크로 하여 상기 제2 기판을 미리 설정된 깊이만큼 식각하여 홀을 형성하는 단계; 상기 제1 기판의 식각된 면이 상기 제2 기판의 식각된 면에 접합되도록 상기 제1 기판 및 상기 제2 기판을 접합하는 단계; 상기 제2 기판에 제3 마스크 패턴을 형성하는 단계; 및 상기 제3 마스크 패턴을 식각 마스크로 하여 상기 제2 기판을 식각하여, 상기 제2 기판을 관통하는 홀을 형성하는 단계를 포함하는 다단계 기판 식각 방법이 개시된다. 본 발명의 일 실시예에 따른 다단계 기판 식각 방법을 사용하면, 식각 후 바닥면에 곡률 반경이 생기거나 단차면에서 오버행(overhang) 구조가 생성되는 것을 방지할 수 있어 식각 품질을 개선할 수 있고, 각 기판에 위치한 얼라인 키를 사용하여 기판을 정교하게 접합할 수 있으며, 다층(multi-layer) 공정이 가능한 이점이 있다.
식각, 발진기, 테라헤르츠, 공융

公开(公告)号：KR1020090022186A

公开(公告)日：2009-03-04

申请号：KR1020070087307

申请日：2007-08-29

Applicant: 삼성전자주식회사

Inventor： 김선일 ,  이재철 ,  송이헌 ,  박영수 ,  김창정 ,  박재철

IPC: H01L29/786

CPC classification number: H01L29/7869 ,  H01L21/02554 ,  H01L21/02565 ,  H01L21/02581 ,  H01L29/78696

Abstract: An oxide thin film transistor and a manufacturing method thereof are provided to improve electrical characteristic by forming a capping layer with high work function in a channel region. A channel(14) and a capping layer(15) with a work function higher than the channel are consecutively formed in the position corresponding to a gate(12). A gate insulator(13) is formed between the gate and the channel. A source(16a) and a drain(16b) are formed while contacting two parts of the capping layer. A passivation layer is formed by coating the insulating material on the capping layer. The channel is made of the In-Zn oxide coated with Ni.

Abstract translation: 提供一种氧化物薄膜晶体管及其制造方法，通过在沟道区域形成具有高功函数的覆盖层来提高电气特性。 具有比通道高的功函数的通道（14）和盖层（15）在对应于门（12）的位置处连续地形成。 栅极绝缘体（13）形成在栅极和沟道之间。 形成源极（16a）和漏极（16b），同时接触覆盖层的两个部分。 通过在绝缘层上涂覆绝缘材料形成钝化层。 该通道由镀Ni的In-Zn氧化物制成。

公开(公告)号：KR1020090011222A

公开(公告)日：2009-02-02

申请号：KR1020070074593

申请日：2007-07-25

Applicant: 삼성전자주식회사

Inventor： 백찬욱 ,  김종석 ,  전성찬 ,  김선일 ,  김종민 ,  전찬봉 ,  이상훈

IPC: H01L21/306

CPC classification number: H01P11/003 ,  Y10T428/24802

Abstract: A method for etching multi-stage substrate and a terahertz radiation source using the same are provided to improve etching quality by minimizing a radius of curvature of an edge. A oxide film(310) is formed on a first substrate(300). A photoresist coating is formed on one surface of the first substrate. An align key pattern(330) is formed on a photoresist coated surface. A first mask pattern is formed on an opposite surface of the photoresist coated surface. A hole is formed by etching the first substrate with the first mask pattern as an etching mask. A second substrate(350) is contacted with the first substrate. A second mask pattern is formed on the second substrate. A hole is formed by etching the second substrate with the second mask pattern as an etching mask. An oxide film having etching selection ratio between the first substrate and the second substrate is removed.

Abstract translation: 提供了使用其蚀刻多级衬底和太赫兹辐射源的方法，以通过使边缘的曲率半径最小化来提高蚀刻质量。 氧化膜（310）形成在第一基板（300）上。 在第一基板的一个表面上形成光刻胶涂层。 在光致抗蚀剂涂覆的表面上形成对准键图案（330）。 在光致抗蚀剂涂覆表面的相对表面上形成第一掩模图案。 通过用第一掩模图案作为蚀刻掩模蚀刻第一基板来形成孔。 第二基板（350）与第一基板接触。 在第二基板上形成第二掩模图案。 通过用第二掩模图案蚀刻第二衬底作为蚀刻掩模形成孔。 除去具有第一基板和第二基板之间的蚀刻选择比的氧化物膜。

公开(公告)号：KR1020080065867A

公开(公告)日：2008-07-15

申请号：KR1020070003069

申请日：2007-01-10

Applicant: 삼성전자주식회사

Inventor： 송병권 ,  차승남 ,  김선일 ,  강호석 ,  진용완 ,  배민종

IPC: H01J1/30 ,  G02F1/13357 ,  C01B31/02

CPC classification number: H01J31/127 ,  G02F1/133604 ,  G02F2001/133607 ,  G02F2001/133625 ,  H01J29/08 ,  H01J61/025 ,  H01J63/06 ,  H01J1/30 ,  H01J2201/30469

Abstract: An anode panel of a field emission type backlight unit and the field emission type backlight unit having the same are provided to improve luminance by increasing light utilization efficiency. An anode electrode(123) is formed on a lower surface of a substrate(121). A fluorescent substance layer(126) is applied to a lower surface of the anode electrode. A transparent cover(127) and a liquid pack(129) are prepared on an upper surface of the substrate. The transparent cover has lens-shaped curved units(127a). The liquid pack includes a transparent liquid filled in the curved units. The substrate is a transparent substrate. The anode electrode is made of a transparent conductive material. The anode electrode is made of ITO(Indium Tin Oxide). The transparent cover is made of synthetic resins. Spaces in the curved units are communicated with each other so that the transparent liquid circulates through the transparent cover. The transparent liquid is water or transparent oil.

Abstract translation: 提供场发射型背光单元的阳极面板和具有该阳极面板的场发射型背光单元，以通过提高光利用效率来提高亮度。 在基板（121）的下表面上形成阳极电极（123）。 将荧光物质层（126）施加到阳极电极的下表面。 在基板的上表面上制备透明盖（127）和液体包（129）。 透明盖具有透镜状弯曲单元（127a）。 液体包装包括填充在弯曲单元中的透明液体。 基板是透明基板。 阳极由透明导电材料制成。 阳极由ITO（氧化铟锡）制成。 透明盖由合成树脂制成。 弯曲单元中的空间彼此连通，使得透明液体通过透明盖板循环。 透明液体是水或透明油。

公开(公告)号：KR1020080065147A

公开(公告)日：2008-07-11

申请号：KR1020070002168

申请日：2007-01-08

Applicant: 삼성전자주식회사

Inventor： 백찬욱 ,  진용완 ,  김선일 ,  배민종

IPC: H01J43/06 ,  H01J1/30

CPC classification number: H01J43/04 ,  H01J1/30 ,  C01B32/05 ,  H01J43/06

Abstract: An electron multiplier electrode and a terahertz oscillator using the same are provided to generate an electron beam having high current density by discharging secondary electrons without loss. An emitter(33) is arranged on a cathode electrode(31). The emitter discharges an electron beam. A gate electrode(32) is arranged on the cathode electrode to enclose the emitter. The gate electrode switches the electron beam. Discharge electrodes(34a,34b) are arranged on the gate electrode. The discharge electrodes have secondary electron discharge layers(35a,35b) from which secondary electrons are discharged by a collision with the electron beam. Plural secondary electron discharge electrodes having the same structure are successively arranged in a movement direction of the electron beam. Holes are formed on central parts of the gate electrode and the secondary electron discharge electrode. The secondary electron discharge layer is applied on the whole surface of the secondary electron discharge electrode.

Abstract translation: 提供电子倍增器电极和使用该电子倍增器电极的太赫兹振荡器，以通过不损失地放电二次电子来产生具有高电流密度的电子束。 发射极（33）布置在阴极电极（31）上。 发射极放电电子束。 在阴极电极上配置栅电极（32）以包围发射极。 栅电极切换电子束。 放电电极（34a，34b）布置在栅电极上。 放电电极具有二次电子通过与电子束的碰撞而被排出的二次电子放电层（35a，35b）。 具有相同结构的多个二次电子放电电极依次排列在电子束的移动方向上。 在栅电极和二次电子放电电极的中心部分上形成孔。 在二次电子放电电极的整个表面上施加二次电子放电层。

公开(公告)号：KR1020070099720A

公开(公告)日：2007-10-10

申请号：KR1020060030806

申请日：2006-04-05

Applicant: 삼성전자주식회사

Inventor： 김희덕 ,  김선일

IPC: H04B1/40

CPC classification number: G16H10/20 ,  G06F19/00

Abstract: An apparatus and a method for estimating a life expectancy in a mobile terminal are provided to allow a user to periodically execute a program to check user's health and habit in life. A keypad(103) receives user information. When a life expectancy program menu is selected, a controller(101) receives the user information, calculates a life expectancy by using the inputted user information. A display unit(105) outputs the calculated life expectancy.

Abstract translation: 提供了一种用于估计移动终端中的预期寿命的装置和方法，以允许用户周期性地执行程序以检查用户的生活中的健康和习惯。 键盘（103）接收用户信息。 当选择预期寿命程序菜单时，控制器（101）接收用户信息，通过使用输入的用户信息来计算预期寿命。 显示单元（105）输出所计算的寿命。

公开(公告)号：KR100590535B1

公开(公告)日：2006-06-15

申请号：KR1020040004562

申请日：2004-01-24

Applicant: 삼성전자주식회사

Inventor： 네스테란코드미트리 ,  김선일 ,  최윤선 ,  이수미 ,  유경희 ,  민지홍

IPC: G02F1/13357

CPC classification number: G02B6/0046 ,  G02B6/0028 ,  G02B6/0068

Abstract: 입광부 구조가 개선된 가장자리 발광형 백라이트 유니트가 개시되어 있다.
이 개시된 백라이트 유니트는 광을 조사하는 적어도 하나의 광원과; 일 측면으로 입사된 광의 진행을 가이드하는 도광판과; 상기 도광판의 광이 입사되는 측면에 소정 기울기로 마주하도록 형성되는 제1입광면을 가지는 입광부와; 상기 광원과 상기 입광부 사이에 배치되는 것으로, 상기 광원에서 조사된 광이 상기 제1입광면으로 입사되도록 가이드하는 반사부재;를 포함하는 것을 특징으로 한다.

Abstract translation: 公开了具有改进的光入射部分结构的边缘发射型背光单元。

公开(公告)号：KR100590519B1

公开(公告)日：2006-06-15

申请号：KR1020000074800

申请日：2000-12-08

Applicant: 삼성전자주식회사

Inventor： 김선일 ,  최윤선

IPC: G03H1/02

Abstract: 3차원 표시장치의 홀로그램소자 제작용 디퓨저 제조방법 및 이를 적용한 홀로그램 소자 제작방법에 관해 개시된다. 개시된 디퓨저의 제작방법은: 제1감광막이 형성된 투명성 제1사진판에 대해 소정각도 경사진 방향에서 제1기준광을 조사하고 이와 동시에 제1사진판의 감광막에 전면적으로 확산광을 조사하여 상기 감광막에 상기 확산광과 제1기준광의 회절 및 간섭에 의한 잠상을 형성하는 단계; 잠상이 형성된 상기 제1사진판의 제1감광막을 현상하는 단계; 제2감광막이 형성된 디퓨저 가공용 제2사진판에 소정각도 경사진 방향에서 제2기준광을 입사시킴과 아울러 상기 제1사진판에 제1켤레 기준광을 소정 각도로 입사시킨 후 제1사진판을 투과한 광을 상기 제2사진판의 감광막에 입사시켜 상기 제2기준광과 제1켤레기준광의 회절및 간섭에 의한 잠상을 형성하는 단계; 상기 제2사진판의 제2감광막을 현상하여 소정 패턴의 회절격자를 갖는 홀로그래픽 디퓨저를 제작하는 단계;를 포함한다.
이상과 같은 본 발명은 디퓨저로서 홀로그래픽 디퓨저를 적용하고, 이 홀로그래픽 소자의 광의 수렴 기능을 이용한다. 이러한 홀로그래픽 디퓨저는 최종 제작목표인 HOE 전면적으로 고른 강도의 광을 입사시키게 되므로 양질의 HOE를 제작할 수 있다.
HOE, 3D, 디스플레이