-
公开(公告)号：KR1020060109376A
公开(公告)日：2006-10-20
申请号：KR1020050031609
申请日：2005-04-15
Applicant: 삼성전자주식회사
IPC: H01L21/76
CPC classification number: H01L21/76224 , H01L21/02247
Abstract: A trench isolation method is provided to prevent the generation of leakage current and to improve the reliability of device by restraining a sidewall oxide layer from being additionally oxidized under the following oxidation process using a buffer nitride layer. A trench(112) is formed on a substrate(100). A sidewall oxide layer(114) is formed at an inner surface of the trench. A buffer nitride layer(116) is formed on the sidewall oxide layer by performing plasma nitridation on the resultant structure. An isolation layer for filling the trench is then formed on the resultant structure. The plasma nitridation is performed under N2, NO or N2O gas conditions.
Abstract translation: 提供沟槽隔离方法以防止产生漏电流并且通过使用缓冲氮化物层在下面的氧化工艺中抑制侧壁氧化物层被额外地氧化来提高器件的可靠性。 在基板（100）上形成沟槽（112）。 在沟槽的内表面上形成侧壁氧化物层（114）。 通过在所得结构上进行等离子体氮化，在侧壁氧化物层上形成缓冲氮化物层（116）。 然后在所得结构上形成用于填充沟槽的隔离层。 等离子体氮化在N 2，NO或N 2 O气体条件下进行。
-
公开(公告)号：KR1020050038758A
公开(公告)日：2005-04-29
申请号：KR1020030073993
申请日：2003-10-22
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: 복수 형태로 된 하부전극을 갖는 반도체 장치를 제공한다. 이 장치는 점점 가속화되는 디자인 룰의 축소에 대응해서 하부 전극의 쓰러짐을 방지하고 동시에 하부전극의 면적이 증가된 커패시터를 갖는다. 이를 위해서, 반도체 기판의 상부에 식각 저지막이 덮이고, 상기 식각 저지막을 갖는 반도체 기판의 상부에 하부전극이 배치된다. 상기 하부 전극은 식각 저지막을 관통해서 그 막의 상면으로부터 돌출되며, 차례로 적층된 스토리지 바 노드 및 스토리지 주형 노드로 이루어진다. 계속해서. 상기 스토리지 바 노드, 스토리지 주형 노드 및 식각 저지막에 유전막이 덮이고, 상기 유전막의 상면에 상부전극이 덮인다. 이때에, 상기 스토리지 주형 노드 및 스토리지 바 노드는 각각이 실린더 형태(Cylinder Shape) 및 바 형태(Bar Shape)를 가지며, 상기 스토리지 주형 노드는 스토리지 바 노드보다 작은 두께를 갖는다. 이로써, 상기 하부 전극을 갖는 반도체 장치는 복수 형태로 된 하부전극을 통해서 증가된 정전용량을 갖는 커패시터를 가지고 아울러서 하부전극의 쓰러짐으로 인한 그 장치 내의 불량 셀의 발생을 최소화할 수 있다.
-
公开(公告)号：KR1020040105195A
公开(公告)日：2004-12-14
申请号：KR1020030036502
申请日：2003-06-05
Applicant: 삼성전자주식회사
IPC: H01L21/20
Abstract: PURPOSE: A gas supply method of an atomic layer deposition apparatus is provided to prevent the flowing backward of a reactive gas, thereby preventing the reaction with other reactive gases by supplying a reactive gas and a purge gas simultaneously. CONSTITUTION: At least two sorts of reactive gases are supplied to a gas reacting room(1) at regular intervals. A first reactive gas is supplied from a first gas supply unit(15), thereby forming a fist atomic layer, And then, a second reactive gas is supplied from a second gas supply unit(17), thereby forming a second atomic layer on the first atomic layer. When each of the reactive gases is supplied, a purge gas is supplied simultaneously.
Abstract translation: 目的：提供原子层沉积装置的气体供应方法，以防止反应气体向后流动，从而通过同时供应反应气体和吹扫气体来防止与其它反应气体的反应。 构成：定期向气体反应室（1）供应至少两种反应气体。 从第一气体供给单元（15）供给第一反应气体，由此形成第一原子层，然后从第二气体供给单元（17）供给第二反应气体，由此在第二气体供给单元 第一原子层。 当供应每种反应性气体时，同时供应净化气体。
-
公开(公告)号：KR1020030087351A
公开(公告)日：2003-11-14
申请号：KR1020020025374
申请日：2002-05-08
Applicant: 삼성전자주식회사
Inventor： 김효정
IPC: H01L21/20
Abstract: PURPOSE: A thin film depositing method of a semiconductor device is provided to be capable of decreasing the extent of contamination, increasing productivity, and adequately carrying out a thickness controlling process when forming an oxide silicon layer and a nitride silicon layer. CONSTITUTION: An oxide silicon layer is deposited at the upper portion of a substrate(S33). A nitride silicon layer is deposited on the oxide silicon layer by carrying out an ALD(Atomic Layer Deposition). At this time, the oxide and nitride silicon layer depositing process are carried out by in-situ. Preferably, the oxide silicon layer depositing process is carried out by using an oxidation reaction of silane gas and oxygen gas. Preferably, the oxidation reaction is carried out at the pressure of 0.1-10.0 Torr and at the temperature of 450-900 °C.
Abstract translation: 目的：提供半导体器件的薄膜沉积方法，以能够减少污染程度，提高生产率，并且在形成氧化物硅层和氮化物硅层时适当地进行厚度控制处理。 构成：在衬底的上部沉积氧化物硅层（S33）。 通过进行ALD（原子层沉积），在氧化物硅层上沉积氮化物硅层。 此时，氧化物和氮化硅层沉积工艺通过原位进行。 优选地，通过使用硅烷气体和氧气的氧化反应来进行氧化硅层沉积工艺。 优选地，氧化反应在0.1-10.0Torr的压力和450-900℃的温度下进行。
-
公开(公告)号：KR1020160125853A
公开(公告)日：2016-11-01
申请号：KR1020150056896
申请日：2015-04-22
Applicant: 삼성전자주식회사
CPC classification number: H04N9/3161 , G03B21/145 , H04B10/40 , H04N9/3147 , H04N9/3173 , H04N9/3185 , H04N9/3194
Abstract: 실시예들에따라광학모듈을포함하는전자기기및 광학모듈을포함하는전자기기에서의동작방법및 상기동작방법을수행하는프로그램이기록된컴퓨터판독가능기록매체가개시된다. 일실시예에따른전자기기는, 컨텐츠를투사하는광학모듈, 및상기전자기기가투사면으로부터소정범위이내로근접했는지판단하고, 상기판단에기반해서상기광학모듈이상기컨텐츠를상기투사면에투사하도록제어하는프로세서를포함한다.
Abstract translation: 一种包括光学模块的电子设备，包括光学模块的电子设备的操作方法以及在其上记录了用于执行该方法的程序的非暂时性计算机可读记录介质。 该电子设备包括：光学模块，被配置为投影投影面上的内容;以及处理器，被配置为确定所述电子设备是否位于投影表面的预定范围内，并且控制所述光学模块将所述内容投影到投影表面上，基于 决心。
-
Patent Agency Ranking
公开(公告)号：KR1020130077213A
公开(公告)日：2013-07-09
申请号：KR1020110145800
申请日：2011-12-29
Applicant: 삼성전자주식회사
IPC: H01L21/8238 , H01L21/336 , H01L29/78
CPC classification number: H01L21/02381 , H01L21/26513 , H01L21/823842 , H01L29/41725 , H01L29/42316 , H01L29/66712 , H01L29/7802
Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to reduce the surface resistance of an NMOS electrode by preventing the loss of an n-type impurity. CONSTITUTION: A first mask (106) covering a polysilicon layer corresponding to a second region is formed. An N-region (110) is formed by injecting an n-type impurity to a polysilicon layer corresponding to a first region. Nitrogen is injected into the N-region. A second mask covering the N-region is formed. A P-region is formed by injecting a p-type impurity to the polysilicon layer corresponding to the second region. [Reference numerals] (AA) Nitrogen; (BB) First region; (CC) Second region
Abstract translation: 目的：提供一种用于制造半导体器件的方法，以通过防止n型杂质的损失来降低NMOS电极的表面电阻。 构成：形成覆盖对应于第二区域的多晶硅层的第一掩模（106）。 通过向对应于第一区域的多晶硅层注入n型杂质形成N区（110）。 氮注入N区。 形成覆盖N区的第二掩模。 通过向对应于第二区域的多晶硅层注入p型杂质形成P区。 （标号）（AA）氮气; （BB）第一区; （CC）第二地区
-
公开(公告)号：KR1020110108776A
公开(公告)日：2011-10-06
申请号：KR1020100028168
申请日：2010-03-29
Applicant: 삼성전자주식회사
IPC: H04B1/40
CPC classification number: H04M1/72525 , H04M2250/56
Abstract: 본 발명은 본 발명은 휴대단말기의 사용방법을 제공하는 방법에 있어서, 상기 휴대단말기에 대한 사용방법의 확인이 요청되는 과정과, 상기 사용방법의 요청에 따라 동영상의 형태로 구성된 사용방법을 출력하는 과정을 포함한다.
-
公开(公告)号：KR1020060112091A
公开(公告)日：2006-10-31
申请号：KR1020050034519
申请日：2005-04-26
Applicant: 삼성전자주식회사
IPC: H01L21/8244
Abstract: A stacked semiconductor device is provided to decrease an operation defect by reducing encroachment of a single crystalline silicon layer pattern frequency occurring in forming a contact plug of a stacked semiconductor device. An interlayer insulation structure is formed on a single crystalline silicon substrate(100) including an interlayer dielectric patterns with a contact hole(116) connected from the surface of an uppermost part to the surface of the substrate. A single crystalline silicon layer pattern(108a) is used as an upper active region, interposed between the interlayer dielectric patterns. A part of the single crystalline silicon layer pattern is exposed by the contact hole. A metal silicide layer pattern is acquired by silicide reaction of silicon and barrier metal, continuously formed on the sidewall and bottom of the contact hole and a part of the exposed portion of the single crystalline silicon layer pattern. The inside of the contact hole is filled with a metal layer pattern made of tungsten, aluminum or copper. The metal silicide layer pattern is made of titanium silicide, tantalum silicide or cobalt silicide.
Abstract translation: 提供一种叠层半导体器件，通过减少在形成堆叠半导体器件的接触插塞时发生的单晶硅层图案频率的侵蚀来减少操作缺陷。 层间绝缘结构形成在单晶硅衬底（100）上，该单晶硅衬底（100）包括具有从最上部表面连接到衬底表面的接触孔（116）的层间电介质图案。 使用单晶硅层图案（108a）作为介于层间电介质图案之间的上部有源区。 单晶硅层图案的一部分由接触孔露出。 通过硅和阻挡金属的硅化物反应获得金属硅化物层图案，其连续形成在接触孔的侧壁和底部以及单晶硅层图案的暴露部分的一部分。 接触孔的内部填充有由钨，铝或铜制成的金属层图案。 金属硅化物层图案由硅化钛，硅化钽或硅化钴制成。
-
公开(公告)号：KR100621890B1
公开(公告)日：2006-09-14
申请号：KR1020040022840
申请日：2004-04-02
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L28/84 , H01L27/10814 , H01L27/10817 , H01L27/10852 , H01L28/90
Abstract: 스토리지전극 간의 간격을 확장하고, 반구의 실리콘 그레인층(HSG층)이 형성되는 실린더형 스토리지전극과 그 제조방법에서 스토리지 전극의 실린더 바디는 제1외경을 갖는 제1하부 외측실린더와 상기 제1하부 외측실린더 상에 구비되고 상기 제1외경 보다 작은 제2외경을 갖는 제1상부 외측실린더로 이루어지는 외측실린더를 구비한다. 상기 제1상부 외측실린더와 상기 제1하부 외측실린더는 동일한 크기의 내경을 갖는다. 그리고, 내측실린더는 상기 외측실린더의 내측면상에 형성되어 있다. 스토리지전극 간에 기울어져 발생하는 2비트 에러를 줄이며, 또한, HSG층을 스토리지전극 외부에 만들지 않거나, 또는 작게 만들어 HSG층에 의하여 발생하는 스토리지전극 간에 브리지(bridge)의 형성을 억제한다.
-
公开(公告)号：KR1020050097650A
公开(公告)日：2005-10-10
申请号：KR1020040022840
申请日：2004-04-02
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L28/84 , H01L27/10814 , H01L27/10817 , H01L27/10852 , H01L28/90
Abstract: 스토리지전극 간의 간격을 확장하고, 반구의 실리콘 그레인층(HSG층)이 형성되는 실린더형 스토리지전극과 그 제조방법에서 스토리지 전극의 실린더 바디는 제1외경을 갖는 제1하부 외측실린더와 상기 제1하부 외측실린더 상에 구비되고 상기 제1외경 보다 작은 제2외경을 갖는 제1상부 외측실린더로 이루어지는 외측실린더를 구비한다. 상기 제1상부 외측실린더와 상기 제1하부 외측실린더는 동일한 크기의 내경을 갖는다. 그리고, 내측실린더는 상기 외측실린더의 내측면상에 형성되어 있다. 스토리지전극 간에 기울어져 발생하는 2비트 에러를 줄이며, 또한, HSG층을 스토리지전극 외부에 만들지 않거나, 또는 작게 만들어 HSG층에 의하여 발생하는 스토리지전극 간에 브리지(bridge)의 형성을 억제한다.
-
-
-
-
-
-
-
-
-
Search Results
47
records
(took 0.023 seconds)
