公开(公告)号：KR1019980027489A

公开(公告)日：1998-07-15

申请号：KR1019960046284

申请日：1996-10-16

Applicant: 삼성전자주식회사

Inventor： 서정우 ,  정문채 ,  김영대

IPC: H01L23/48

Abstract: 본 발명은 리드 프레임의 다이 패드상에 금속 패턴이 형성되고 복수개의 반도체 칩이 리드 프레임의 다이 패드상에 실장되어 상호간에 전기적으로 연결되도록 한 멀티 칩 패키지용 리드 프레임 및 그 제조방법에 관한 것이다. 이를 위한 본 발명의 리드 프레임은, 복수개의 반도체 칩이 실장되는 멀티 칩 패키지용 리드 프레임에 있어서, 다이 패드와 내부 리드를 포함하는 리드 프레임과, 상기 다이 패드상에 형성되며 실리콘 산화물 또는 실리콘 질화물로 이루어지는 절연층과, 상기 절연층상에 소정의 패턴으로 형성되어 신호 라인 및 파워 라인으로 작용하는 알루미늄 층과, 상기 알루미늄 층상에 형성되어 상기 알루미늄 층 및 절연층을 보호하며 PSG(phosporous silicate glass) 또는 실리콘 질화물로 이루어지는 패시베이션 층을 포함하는 것을 특징으로 하며, 본 발명의 리드 프레임 제조방법은, 소정의 리드 프레임을 준비하는 단계와, 상기 리드 프레임의 다이 패드상에 소정의 절연층을 형성시키는 단계와, 상기 절연층상에 알루미늄을 증착하는 단계와, 상기 알루미늄 층을 소정� �� 패턴으로 식각하여 신호 라인 및 파워 라인을 형성하는 단계와, 상기 알루미늄 층상에 패시베이션 층을 증착하는 단계, 및 상기 패시베이션 층을 형성한 후 소정의 본딩 패드 윈도우를 형성하기 위해 포토 레지스트를 도포하고 식각하는 단계를 포함하는 것을 특징으로 한다.

公开(公告)号：KR100142840B1

公开(公告)日：1998-07-15

申请号：KR1019940018999

申请日：1994-07-30

Applicant: 삼성전자주식회사

Inventor： 서정우 ,  서동수 ,  송영재

IPC: H01L23/02 ,  H01L23/50

CPC classification number: H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 다이패드가 노출된 반도체 패키지의 코팅방법에 있어서, 패키지를 수지로 몰딩한 후의 큐어링 등에 의한 금속과 수지의 열팽창계수로 인하여 발생하는 균열의 내부로 습기 및 열 등이 침입하는 문제점을 해결하기 위하여, 반도체 칩과 내부 리드를 전기적으로 접속하고, 전체를 수지로 몰딩하고 다이패드가 노출된 반도체 패키지의 반도체 패키지 어레이의 다이 패드가 노출된 면을 수지나 고무 등의 비전도성 재료에 적어도 다이패드의 길이 및 폭보다 큰 관통공이 형성된 마스크로 덮고, 다이패드가 노출된 면을 소수성 수지로 분사 코팅하여 수지 박막을 형성하였다. 따라서, 노출된 다이패드 부근을 소수성 수지로 코팅하는 방법은 금속이 패키지의 표면에 노출되어 부식 및 오염이 문제되는 모든 패키지에 적용될 수 있다.

公开(公告)号：KR1019980012329A

公开(公告)日：1998-04-30

申请号：KR1019960029489

申请日：1996-07-20

Applicant: 삼성전자주식회사

Inventor： 서정우 ,  정문채 ,  김영대

IPC: H01L23/28

CPC classification number: H01L2224/73204

Abstract: 본발명은반도체칩의전극패드상에산화방지를위하여형성된금도금층, 상기금도금층의상면이노출되도록하여상기반도체칩의상면에형성된폴리이미드층, 상기금도금층의상면과일측이접촉되어있는비아홀, 상기비아홀이형성되어있는상기폴리이미드층에형성된금속패드, 그리고상기금속패드의상면에형성된도금층을갖는것을특징으로하는칩 스케일패키지와그 제조방법을제공함으로써, 별도의기판을사용하지않고웨이퍼상태에서칩 스케일패키지제조공정을완성함으로써, 공수및 원가절감과함께대량생산에쉽게적용될수 있는효과를나타내는것을특징으로한다.

Abstract translation: 本发明涉及一种半导体器件，其包括形成在用于防止氧化的半导体芯片的电极焊盘上的金镀层，形成在半导体芯片的上表面上以暴露金镀层的上表面的聚酰亚胺层， 形成在其上形成有通孔的聚酰亚胺层上的金属焊盘以及形成在金属焊盘的上表面上的镀层以及制造该芯片尺寸封装的方法， 在完成芯片级封装的状态下扩展芯片封装制造工艺。

公开(公告)号：KR1019970077548A

公开(公告)日：1997-12-12

申请号：KR1019960015464

申请日：1996-05-10

Applicant: 삼성전자주식회사

Inventor： 송영재 ,  서정우 ,  안승호 ,  황찬승

IPC: H01L23/18

Abstract: 본 발명은 리드 프레임의 내부 리드 상에 반도체 칩을 실장시키는 반도체 칩 패키지의 제조공정에 있어서, 상기 내부 리드들의 말단부가 서로 연결되어 있고, 각 내부 리드들간의 간격이 일정하게 유지되도록 복수 개의 더미 리드들을 포함하고 있으며, 최외각의 내부 리드들의 다른 내부 리드들보다 큰 폭을 갖도록 설계된 리드 프레임 준비 단계와, 상기 리드 프레임의 내부 리드 하면에 유체 상태의 접착제를 도포시키는 접착제 도포단계와, 도포된 상기 접착제를 경화시키는 건조 단계와, 열압착 수단으로 상기 반도체 칩을 상기 접착제가 도포된 상기 리드 프레임의 하면에 열압착 시키는 열압착 단계를 구비하는 것을 특징으로 하는 반도체 칩 실장방법 및 그에 이용되는 리드 프레임에 관한 것으로, 접착 부분의 크기 및 두께의 제어가 가능하여 패 지 내로의 흡습량을 감소시켜 신뢰성을 향상시킬 수 있으며, 접착 테이프를 사용하는 것에 비해 원가를 크게 절감시키는 효과를 나타낸다.

公开(公告)号：KR1019970063688A

公开(公告)日：1997-09-12

申请号：KR1019960003953

申请日：1996-02-17

Applicant: 삼성전자주식회사

Inventor： 서정우

IPC: H01L23/28

Abstract: 본 발명은 멀티 칩 패키지에 관한 것으로, 리드프레임 상에 실장된 복수개의 칩들 간의 전기적 연결이 되도록 상기 리드프레임 상에 메탈 금속층과 절연층들을 적층ㆍ형성함으로써, 리드프레임 상에 미세 패턴을 제조할 수 있기 때문에 패키지의 두께가 감소되고, 그 리드프레임 상에 실장되는 칩들의 수를 증대할 수 있으며, 별도의 공통 회로 기판이 요구되지 않기 때문에 패키지 제조 공정의 단축 및 패키지의 제조 단가를 낮출 수 있는 장점을 갖는다.

公开(公告)号：KR102008319B1

公开(公告)日：2019-08-07

申请号：KR1020120138254

申请日：2012-11-30

Applicant: 삼성전자주식회사

Inventor： 서정우

IPC: H01L21/8242 ,  H01L27/108

公开(公告)号：KR101979752B1

公开(公告)日：2019-05-17

申请号：KR1020120047003

申请日：2012-05-03

Applicant: 삼성전자주식회사

Inventor： 최병덕 ,  서정우 ,  한상연 ,  정현우 ,  김홍래 ,  황유상

IPC: H01L21/28 ,  H01L27/108 ,  H01L21/8242

公开(公告)号：KR101800419B1

公开(公告)日：2017-11-23

申请号：KR1020110022440

申请日：2011-03-14

Applicant: 삼성전자주식회사

Inventor： 서정우

IPC: H01L27/108 ,  H01L49/02

CPC classification number: H01L27/10852 ,  H01L21/31111 ,  H01L27/108 ,  H01L27/10814 ,  H01L28/60 ,  H01L28/90

Abstract: 본발명은반도체소자및 그제조방법에관한것으로, 반도체기판상에몰드스택을형성하고, 상기몰드스택을수직관통하여상기반도체기판과전기적으로연결되는하부전극을형성하고, 상기몰드스택을패터닝하여상기하부전극의일부를지지하는상부지지패턴및 상기상부지지패턴과는상하이격되어상기하부전극의다른일부를지지하며상기상부지지패턴의모습이전사되어상기상부지지패턴과동일하게패터닝된하부지지패턴을포함하는다중지지패턴을형성하는것을포함할수 있다.

Abstract translation: 本发明涉及一种半导体器件及其制造方法，以形成在半导体基板上的模具叠层的方法中，通过上下贯通的模具叠层被电连接到所述半导体衬底和图案化所述模具叠层形成下电极 上部支撑图案和上支撑图案，并且被支撑和隔开上部和下部支撑下部电极的另一部分和所述上支撑图案的形状以同样的方式被转印图案作为上部支撑图案底部用于支撑所述下电极的一部分 并形成包含模式的多支持模式。

公开(公告)号：KR1020170040841A

公开(公告)日：2017-04-14

申请号：KR1020150139727

申请日：2015-10-05

Applicant: 삼성전자주식회사

Inventor： 박기남 ,  정보경 ,  길이권 ,  서정우 ,  백동석 ,  이남훈 ,  이종현

IPC: H01L21/324 ,  H01L21/67 ,  H01L21/683

CPC classification number: H01L21/67115 ,  H01L21/68735 ,  H01L21/6875 ,  H01L21/68785 ,  H05B3/0047

Abstract: 본발명은기판처리장치에관한것으로, 내부에기판을처리하는공간을제공하는챔버, 상기챔버내에배치되고, 기판을지지하는지지부재; 및상기기판을가열하는가열부재를포함하고, 상기처리공간은상기지지부재에의해상부공간과하부공간으로분리되되, 상기지지부재는상기기판을수납하는지지플레이트, 상기지지플레이트를지지하며그의하면을노출하는베이스, 상기베이스는가장자리부분에형성된절개부를포함하고및 상기절개부내에삽입되어상기베이스에결합되는조절블록을포함하고, 상기절개부는상기상부공간과상기하부공간을연결시키는통풍구를정의하되, 상기통풍구는상기조절블록에의해복수개로형성되는기판처리장치를제공한다.

Abstract translation: 衬底处理设备技术领域本发明涉及一种衬底处理设备，包括：用于在其中提供用于处理衬底的空间的腔室;设置在腔室中并支撑衬底的支撑构件; 以及用于加热所述基板的加热构件，其中所述处理空间通过所述支撑构件被分成上部空间和下部空间，所述支撑构件包括：用于接收所述基板的支撑板; 其中基座包括形成在边缘部分中的切口和插入切口中以与基座联接的调节块，切口限定用于连接上部空间和下部空间的通风口， 其中多个通气孔由调节块形成。

公开(公告)号：KR1020160023153A

公开(公告)日：2016-03-03

申请号：KR1020140109042

申请日：2014-08-21

Applicant: 삼성전자주식회사

Inventor： 김준겸 ,  서정우 ,  권성운

IPC: H01L21/28

CPC classification number: H01L27/10885 ,  H01L21/76879 ,  H01L27/10814 ,  H01L27/10817 ,  H01L27/10823 ,  H01L27/10855 ,  H01L27/10876 ,  H01L27/10891

Abstract: 콘택플러그를포함하는반도체소자및 그제조방법을개시한다. 본발명에따른반도체소자는복수의활성영역을가지는기판, 기판상에형성되며제1 방향으로연장되는비트라인및 비트라인의양 측면을따라서연장되는비트라인스페이서층을포함하는복수의비트라인구조체, 복수의비트라인구조체의사이의공간의길이방향을따라서이격되어배치되는복수의콘택홀, 복수의콘택홀의하측일부분을채우며활성영역과전기적으로연결되는복수의제1 콘택플러그및 복수의제1 콘택플러그각각과전기적으로연결되며비트라인구조체상에배치되며비트라인구조체의상면상에서평면단면이마름모형상이되육각배열구조를가지는복수의제2 콘택플러그을포함한다.

Abstract translation: 公开了一种包括接触塞及其制造方法的半导体器件。 根据本发明，半导体器件包括：具有多个有源区的衬底; 多个位线结构，包括形成在基板上并沿第一方向延伸的位线，并且还包括沿着位线的两侧延伸的位线间隔层; 沿所述多个位线结构之间的空间的纵向方向分开设置的多个接触孔; 多个第一接触插塞，其填充接触孔的下部的一部分并电耦合到有源区; 以及多个第二接触插塞，其电连接到设置在所述位线结构上的每个所述第一接触插塞，并且具有六边形排列的结构，同时在所述位线结构的上侧具有菱形平面截面。