公开(公告)号：KR101206038B1

公开(公告)日：2012-11-28

申请号：KR1020060129656

申请日：2006-12-18

Applicant: 삼성전자주식회사

Inventor： 김종만 ,  박경배 ,  권장연 ,  정지심

IPC: H01L29/786

CPC classification number: H01L29/78621 ,  H01L29/66757

Abstract: 본 발명에 따른 박막 트랜지스터의 제조방법은, 기판 상에 비정질 실리콘층을 형성하는 단계, 상기 비정질 실리콘층을 결정화하여 폴리실리콘층을 형성하는 단계, 상기 폴리실리콘층 상에 절연막을 형성하는 단계, 상기 절연막 상에 형성되어 상기 폴리실리콘층의 일부영역을 마스킹하는 것으로 순차적층된 게이트 마스크와 포토레지스트층을 포함하는 마스크 구조체를 형성하는 단계, 상기 마스크 구조체에 의해 가려지지 않는 폴리실리콘층의 일단부 및 타단부에 이온빔 임플란테이션 방법에 의해 제1 농도의 불순물을 주입하여 상기 폴리실리콘층에 소오스와 드레인 영역 및 이들 사이에 개재되는 채널영역을 형성하는 단계, 상기 포토레지스트층에 이온빔을 조사하여 상기 포토레지스트층을 수축시킴으로써 상기 게이트 마스크의 일단부 및 타단부를 돌출시키는 단계, 상기 수축된 포토레지스트층을 식각마스크로 이용하여 상기 수축된 포토레지스트층과 같은 너비(width)로 상기 게이트 마스크 및 절연막을 식각하여 게이트 전극 및 게이트 절연막을 형성하는 단계 및 상기 게이트 절연막과 소오스영역 사이로 노출된 상기 채널영역의 일단부 및 상기 게이트 절연막과 드레인영역 사이로 노출된 상기 채널영역의 타단부 각각에 상기 제1 농도 보다 적은 제2 농도의 불순물을 주입하여 LDD 영역을 형성하는 단계를 포함한다.

公开(公告)号：KR101100426B1

公开(公告)日：2011-12-30

申请号：KR1020050038986

申请日：2005-05-10

Applicant: 삼성전자주식회사

Inventor： 타카시노구치 ,  조세영 ,  선우문욱 ,  김도영 ,  권장연 ,  후아샹잉 ,  박경배 ,  장샤오신

IPC: H01L29/786

CPC classification number: H01L21/84 ,  H01L27/11 ,  H01L27/1108 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/7842 ,  Y10S257/903

Abstract: 단결정 실리콘층을 포함하는 반도체 소자, 이를 포함하는 반도체 장치 및 평면표시장치와 반도체 소자의 제조 방법에 관해 개시되어 있다. 여기서 본 발명은 기판, 상기 기판에 형성된 P-MOS 단결정 박막 트랜지스터 및 상기 P-MOS 단결정 박막 트랜지스터 상에 구비된 N-MOS 단결정 박막 트랜지스터를 포함하는 것을 특징으로 하는 반도체 소자와 이를 포함하는 반도체 장치 및 평면표시장치와 상기 반도체 소자의 제조 방법을 제공한다. 상기 반도체 소자에서 상기 P-MOS 단결정 박막 트랜지스터의 소오스 영역과 상기 N-MOS 단결정 박막 트랜지스터의 소오스 영역은 서로 연결되어 있을 수 있다. 그리고 상기 P-MOS 단결정 박막 트랜지스터와 N-MOS 단결정 박막 트랜지스터는 공통 게이트를 가질 수도 있다. 또한, 상기 P-MOS 단결정 박막 트랜지스터는 결정면이 (100)이고, 결정방향이 인 단결정 실리콘층을 포함하고, 상기 N-MOS 단결정 박막 트랜지스터는 상기 P-MOS 단결정 박막 트랜지스터와 동일한 결정 방향을 갖고, 상기 P-MOS 단결정 박막 트랜지스터의 상기 단결정 실리콘층보다 큰 텐사일 스트레스(tensile stress)를 갖는 단결정 실리콘층을 포함한다.

公开(公告)号：KR101100423B1

公开(公告)日：2011-12-30

申请号：KR1020050030285

申请日：2005-04-12

Applicant: 삼성전자주식회사

Inventor： 정지심 ,  권장연 ,  임혁 ,  타카시노구치

IPC: H01L29/786

Abstract: 개시된 실리콘 박막트랜지스터는: 기판에 형성되는 실리콘 채널과; 상기 실리콘 채널 위에 형성되는 게이트 절연층과; 상기 게이트 절연층 위에 마련되는 게이트를; 구비하고, 상기 게이트 절연층은 상기 실리콘 채널의 플라즈마 저온산화에 의한 산화막 및 상기 채널에 별도로 증착된 산화막을 포함하는 구조를 가진다. 이러한 박막트랜지스터는 게이트절연층과 채널간의 개선된 인터페이스특성을 가지며, 특히 낮은 구동전압을 가진다.
다결정, 실리콘, 게이트 절연층, 플라즈마 산화, 저온산화

公开(公告)号：KR1020110010323A

公开(公告)日：2011-02-01

申请号：KR1020090067826

申请日：2009-07-24

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 손경석 ,  권장연 ,  김형섭 ,  이후정 ,  문미란 ,  박경

IPC: H01L29/786

CPC classification number: H01L29/7869 ,  H01L29/04

Abstract: PURPOSE: A thin film transistor and a manufacturing method thereof are provided to reduce a leakage current by comprising a channel layer of a multi-layered film with different crystal grains. CONSTITUTION: A thin film transistor includes a gate, a gate insulation layer(130), a channel layer(140), a source, and a drain. The channel layer comprises a first oxide semiconductor layer and a second oxide semiconductor layer. The source and drain are contacted with both sides of the channel layer. The crystal grain of a first oxide semiconductor layer is relatively larger than the crystal grain of a second oxide semiconductor layer.

Abstract translation: 目的：提供薄膜晶体管及其制造方法，以通过包括具有不同晶粒的多层膜的沟道层来减少漏电流。 构成：薄膜晶体管包括栅极，栅极绝缘层（130），沟道层（140），源极和漏极。 沟道层包括第一氧化物半导体层和第二氧化物半导体层。 源极和漏极与沟道层的两侧接触。 第一氧化物半导体层的晶粒比第二氧化物半导体层的晶粒相对大。

公开(公告)号：KR1020090052229A

公开(公告)日：2009-05-25

申请号：KR1020070118828

申请日：2007-11-20

Applicant: 삼성전자주식회사

Inventor： 박경배 ,  이상윤 ,  류명관 ,  김태상 ,  권장연 ,  손경석 ,  정지심

IPC: G02F1/136 ,  H01L29/786

CPC classification number: H01L21/02667 ,  H01L21/20 ,  H01L21/2022 ,  H01L29/66765

Abstract: 결정질 실리콘 박막 및 이를 적용하는 박막 트랜지스터의 제조방법이 개시된다. 개시된 결정질 실리콘 박막의 제조방법은 기판 상에 격자 구조를 가지는 버퍼층을 형성하는 단계; 버퍼층 상에 실리콘 결정을 성장시키는 단계;를 포함한다.

公开(公告)号：KR1020080058897A

公开(公告)日：2008-06-26

申请号：KR1020060133094

申请日：2006-12-22

Applicant: 삼성전자주식회사

Inventor： 정지심 ,  한정석 ,  이상윤 ,  김종만 ,  권장연 ,  박경배

IPC: H01L29/786

CPC classification number: H01L21/02672 ,  H01L21/02532 ,  H01L21/02595 ,  H01L27/1229 ,  H01L27/1277 ,  H01L27/3262

Abstract: A method for manufacturing a unit pixel driving device of an organic light emitting display is provided to improve a manufacturing process by forming simultaneously channels of a switching transistor and a driving transistor. An amorphous silicon layer including a first and second amorphous regions is formed on a substrate(10). The first and second amorphous regions are formed on the same plane. A hydrophobic self-assembled monolayer is formed on the first amorphous region. A solution including nickel particles is coated on the second amorphous region and the hydrophobic self-assembled monolayer by using a hydrophilicity difference so that the amount of nickel particles of the second amorphous region is larger than the amount of nickel particles of the hydrophobic self-assembled monolayer. The hydrophobic self-assembled monolayer is evaporated by an annealing process. A first and second crystalline regions are formed by crystallizing the first and second amorphous regions. A first and second channel regions are formed by patterning the first and second crystalline regions. A first and second electrodes(50,60) are formed on the first and second channel regions.

Abstract translation: 提供一种用于制造有机发光显示器的单位像素驱动装置的方法，以通过同时形成开关晶体管和驱动晶体管的沟道来改善制造工艺。 在基板（10）上形成包括第一和第二非晶区域的非晶硅层。 第一和第二非晶区域形成在同一平面上。 在第一非晶区上形成疏水性自组装单层。 通过使用亲水性差异将包含镍颗粒的溶液涂覆在第二非晶区域和疏水性自组装单层上，使得第二非晶区域的镍颗粒的量大于疏水性自组装的镍颗粒的量 单层。 疏水性自组装单层通过退火工艺蒸发。 第一和第二结晶区域通过使第一和第二非晶区域结晶而形成。 通过图案化第一和第二晶体区域形成第一和第二沟道区域。 第一和第二电极（50,60）形成在第一和第二沟道区上。

公开(公告)号：KR1020070024196A

公开(公告)日：2007-03-02

申请号：KR1020050078881

申请日：2005-08-26

Applicant: 삼성전자주식회사

Inventor： 김도영 ,  김종만 ,  정지심 ,  타카시노구치 ,  권장연

IPC: H01L21/203

CPC classification number: H01L21/02381 ,  C23C14/165 ,  C23C14/5813 ,  H01L21/02422 ,  H01L21/02488 ,  H01L21/02631

Abstract: A method for forming a silicon thin film is provided to form a high-quality polycrystalline silicon in a glass substrate or a plastic substrate as well as a silicon wafer by using a proper process pressure and an RF output in a sputtering process performed on silicon as a target material while using Xe as a sputtering gas. Xe ions generated by an RF power not lower than 200 watts are collided with a silicon target material to generate silicon particles from a silicon target. The silicon particles are deposited on a predetermined substrate at a process pressure not higher than 5 millitorr. An annealing process is performed at a predetermined temperature.

Abstract translation: 提供一种形成硅薄膜的方法，通过在硅上进行的溅射工艺中使用适当的工艺压力和RF输出，在玻璃基板或塑料基板以及硅晶片中形成高质量的多晶硅 使用Xe作为溅射气体时的目标材料。 由不低于200瓦的RF功率产生的Xe离子与硅靶材料碰撞，以从硅靶产生硅颗粒。 硅颗粒以不高于5毫托的工艺压力沉积在预定的基材上。 在预定温度下进行退火处理。

公开(公告)号：KR1020060099870A

公开(公告)日：2006-09-20

申请号：KR1020050021377

申请日：2005-03-15

Applicant: 삼성전자주식회사

Inventor： 후아샹잉 ,  타카시노구치 ,  선우문욱 ,  김도영 ,  정지심 ,  권장연

IPC: H01L29/786

CPC classification number: H01L29/66757 ,  H01L29/4908 ,  H01L29/42384

Abstract: 캡핑막을 구비하는 박막 트랜지스터 및 그 제조 방법에 관해 개시한다. 여기서, 본 발명은 기판, 상기 기판 상에 형성된 버퍼막, 상기 버퍼막 상에 형성되어 있고, 제1 및 제2 불순물 영역과 채널 영역을 포함하는 폴리 실리콘층, 상기 폴리실리콘층의 상기 채널영역 상에 순차적으로 적층된 게이트 절연막 및 게이트 전극 및 상기 게이트 전극 상에 적층된 캡핑막을 포함하는 것을 특징으로 하는 박막 트랜지스터 및 그 제조 방법을 제공한다.

公开(公告)号：KR1020060041414A

公开(公告)日：2006-05-12

申请号：KR1020040090495

申请日：2004-11-08

Applicant: 삼성전자주식회사

Inventor： 권장연 ,  임혁 ,  타카시노구치 ,  박영수 ,  김석필 ,  조세영 ,  정지심 ,  박경배 ,  김도영

IPC: H01L21/20 ,  H01L21/203

CPC classification number: H01L29/66765 ,  C23C14/3464 ,  C23C14/46 ,  H01L21/0242 ,  H01L21/02422 ,  H01L21/02532 ,  H01L21/02631

Abstract: 양질의 다결정 실리콘 TFT의 제조 방법에 관해 개시된다. 본 발명에 따른 다결정 실리콘 TFT의 제조방법은:
게이트 위에 게이트 절연물질층과 비정질 실리콘층을 IBD(Ion Beam Deposition)에 의해 다결정 실리콘을 형성하는 단계; IBD로 증착된 비정질 실리콘층 위에 게이트 절연물질층을 형성하는 단계;를 포함한다.
다결정, 바텀, 게이트, TFT

Abstract translation: 公开了一种在衬底上制备半导体膜的方法。 该方法包括在沉积室中布置绝缘衬底，并使用离子束沉积将半导体膜沉积到绝缘衬底上，其中沉积期间绝缘衬底的温度不超过250℃。该方法可以产生薄膜晶体管 。 所公开的离子束沉积方法在较低温度和低杂质下形成具有所需光滑度和晶粒尺寸的膜形态。 能够在诸如塑料柔性基底的低熔点基底上沉积半导体膜。

公开(公告)号：KR1020060004788A

公开(公告)日：2006-01-16

申请号：KR1020040052981

申请日：2004-07-08

Applicant: 삼성전자주식회사

Inventor： 김도영 ,  다카시노구치 ,  조세영 ,  권장연

IPC: H01L29/786 ,  H01L21/20 ,  H01L21/324

CPC classification number: H01L21/02532 ,  H01L21/02595 ,  H01L21/02686 ,  H01L21/2022 ,  H01L27/1277 ,  H01L27/1296

Abstract: A method of fabricating a poly-crystalline silicon thin film, and a method of fabricating a semiconductor device using the same, includes implanting predominantly neutralized ions into an amorphous silicon thin film formed on a substrate. The thin film may be annealed. Glass, silicon and other substrates, such as heat intolerant substrates, e.g., plastic, may be employed. Eximer laser annealing using relatively high energy densities may be employed. Thin film transistors and numerous other semiconductor devices may be formed using the poly-crystalline silicon thin film.