公开(公告)号：KR1020140133671A

公开(公告)日：2014-11-20

申请号：KR1020130052590

申请日：2013-05-09

Applicant: 성균관대학교산학협력단 ,  삼성전자주식회사

Inventor： 배준한 ,  권기원 ,  김경호 ,  전정훈 ,  손영수 ,  김석

IPC: H03L7/087

CPC classification number: H03L7/0891 ,  H03D13/004 ,  H03L7/081 ,  H03L7/085 ,  H03L7/087 ,  H03L7/0995 ,  H03L7/104 ,  H03L7/107 ,  H03L7/1072

Abstract: 위상 보간 에러를 방지할 수 있는 위상 로테이팅 위상동기회로 및 그것의 동작 제어방법이 개시된다. 그러한 위상동기회로는, 위상 로테이팅 위상동기회로 동작을 수행하기 위해 루프 필터와 전압 제어 발진기를 공유하며 인에이블 신호에 응답하여 활성화되는 제1,2 아이덴티컬 루프들을 포함한다. 또한, 위상동기회로는, 디지털 코드로서 인가될 수 있는 코아스 신호의 천이에 응답하여 상기 제1,2 아이덴티컬 루프들로 상기 인에이블 신호를 제공하는 위상 주파수 검출 콘트롤러를 포함한다.

Abstract translation: 公开了一种防止相位插值误差的相位旋转锁相环，以及控制其运算的方法。 锁相环包括执行相位旋转相位操作的环路滤波器和共享通过响应于使能信号而激活的电压控制振荡器的第一和第二相同的回路。 此外，锁相环包括相位频率检测控制器，其响应可以施加到数字线的粗略信号的转变，并且将启用信号提供给第一和第二相同的环路。

公开(公告)号：KR1020140072947A

公开(公告)日：2014-06-16

申请号：KR1020120139735

申请日：2012-12-04

Applicant: 성균관대학교산학협력단

Inventor： 권기원 ,  백종민 ,  서동진

IPC: G11C13/00 ,  G11C16/06

CPC classification number: G11C13/0033 ,  G11C11/5678 ,  G11C11/5685 ,  G11C13/0004 ,  G11C13/0007 ,  G11C29/50008 ,  G11C29/52 ,  G11C2013/0092 ,  G11C2029/0409

Abstract: In the present invention, disclosed are a semiconductor memory device, a refresh method and a system. The semiconductor memory device includes a memory cell array which includes a plurality of resistive memory cells and a control block which changes the schedule or mode of a refresh operation about the resistive memory cells based on a digital code value reflecting the resistive states of the resistive memory cells. Therefore, the degradation of performance is minimized and the lifetime of a device is increased by effectively refreshing a resistive memory.

Abstract translation: 在本发明中，公开了半导体存储器件，刷新方法和系统。 半导体存储器件包括存储单元阵列，该存储单元阵列包括多个电阻存储器单元和控制块，该控制块基于反映电阻性存储器的电阻状态的数字代码值来改变关于电阻性存储器单元的刷新操作的调度或模式 细胞。 因此，通过有效地刷新电阻性存储器，性能的降低被最小化并且器件的寿命增加。

公开(公告)号：KR101305850B1

公开(公告)日：2013-09-06

申请号：KR1020110106738

申请日：2011-10-19

Applicant: 성균관대학교산학협력단

Inventor： 전정훈 ,  백종민 ,  권기원

IPC: G11C5/14

Abstract: 본 발명은 전하펌프에 관한 것으로서, 메인 전하펌프와 엑스트라 전하펌프가 각각 구비된 전하 펌핑부; 및 상기 메인 전하펌프와 엑스트라 전하펌프의 온 또는 오프 동작을 각각 제어하는 디덱팅부를 포함하고, 상기 메인 전하펌프를 구성하는 메인 펌핑 캐패시터(Cpmp,m)의 저장 용량은 상기 엑스트라 전하펌프를 구성하는 엑스트라 펌핑 캐패시터(Cpmp,e)의 저장 용량보다 큰 것을 특징으로 하는 듀얼 전하펌프를 제공함으로써, 부하전류의 급변에 불구하고 최소한의 전력으로 안정적인 VPP 전압을 제공함은 물론, 리플전압과 피크전압의 발생을 최소화하여 EMI 발생을 억제할 수 있는 듀얼 전하펌프를 제공할 수 있다.

公开(公告)号：KR1020130042709A

公开(公告)日：2013-04-29

申请号：KR1020110106738

申请日：2011-10-19

Applicant: 성균관대학교산학협력단

Inventor： 전정훈 ,  백종민 ,  권기원

IPC: G11C5/14

CPC classification number: H02M3/07 ,  G06F3/0416 ,  G11C5/145 ,  G11C11/4074

Abstract: PURPOSE: A dual charge pump is provided to suppress electromagnetic interference by minimizing a peak voltage and a ripple voltage. CONSTITUTION: A detecting unit(20) controls a main charge pump(11) and an extra charge pump(12). A storage capacity of a main pumping capacitor comprising the main charge pump is greater than a storage capacity of an extra pumping capacitor comprising the extra charge pump. The detecting unit includes a main detector(21) and an extra detector(22). The main detector controls the on or off of the main charge pump according to the size of a VPP by detecting a level of the VPP of a load. The extra detector controls the on or off of the extra charge pump according to the size of the VPP by detecting the level of the VPP of the load.

Abstract translation: 目的：提供双电荷泵，通过最小化峰值电压和纹波电压来抑制电磁干扰。 构成：检测单元（20）控制主电荷泵（11）和附加电荷泵（12）。 包括主电荷泵的主泵浦电容器的存储容量大于包括额外电荷泵的额外泵浦电容器的存储容量。 检测单元包括主检测器（21）和额外检测器（22）。 主检测器通过检测负载VPP的电平，根据VPP的大小控制主电荷泵的开或关。 额外的检测器通过检测负载VPP的电平，根据VPP的大小控制额外电荷泵的开或关。

公开(公告)号：KR1020130005715A

公开(公告)日：2013-01-16

申请号：KR1020110067281

申请日：2011-07-07

Applicant: 성균관대학교산학협력단

Inventor： 권기원

IPC: H01L23/48 ,  H01L21/60

CPC classification number: H01L23/544 ,  H01L23/50 ,  H01L23/66 ,  H01L25/073 ,  H01L2223/54426

Abstract: PURPOSE: An alignment apparatus and method are provided to improve the accuracy of alignment by communicating signals between a transmitting circuit pattern and a receiving circuit pattern. CONSTITUTION: A transmitting circuit pattern(52) is formed in a first semiconductor device(50). The transmitting circuit pattern transmits an electric signal. A receiving circuit pattern(62) is formed in a second semiconductor device(60). The receiving circuit pattern receives a signal transmitted from the transmitting circuit pattern. A positioning unit determines the alignment position of the second semiconductor device and the first semiconductor device. [Reference numerals] (70) Position determining unit

Abstract translation: 目的：提供一种对准装置和方法，用于通过在发射电路图案和接收电路图案之间传递信号来提高对准精度。 构成：在第一半导体器件（50）中形成发射电路图案（52）。 发送电路图案发送电信号。 接收电路图案（62）形成在第二半导体器件（60）中。 接收电路模式接收从发送电路图案发送的信号。 定位单元确定第二半导体器件和第一半导体器件的对准位置。 （附图标记）（70）位置确定单元

公开(公告)号：KR101207072B1

公开(公告)日：2012-11-30

申请号：KR1020110014022

申请日：2011-02-17

Applicant: 성균관대학교산학협력단

Inventor： 전정훈 ,  권기원 ,  정고은 ,  김석

IPC: H03L7/093 ,  H03L7/08

Abstract: 본 발명에 따른 위상 보간 기능을 갖는 위상고정루프(100)는 동일한 위상 간격의 서로 다른 위상을 갖는 복수 개의 출력 클락(OUT_CLK)을 생성하는 전압 제어 발진기(VCO; 110), 전압 제어 발진기(VCO; 110)에서 생성되는 출력 클락(OUT_CLK) 중 인접한 2개의 클락을 선택하는 먹스(MUX; 120), 먹스(120)에서 선택된 클락이 각각 입력되는 주파수 분주기(DIV; 160), 분주된 2개의 클락(DIV_CLK 0, DIV_CLK 1)과 외부에서 들어온 기준 클락(REF_CLK)을 각각 비교하는 2개의 위상 비교기(PFD; 131, 132) 및 위상 비교기(131, 132)에서 출력되는 신호에 따라 전류가 출력되는 2개의 전하 펌프(141, 142)를 포함한다.
위상고정루프(100)에 복수 개의 전하 펌프(140)와 먹스(120)를 구비하여 별도의 위상 보간기 없이 위상고정루프 자체에서 클락의 위상 보간이 가능하다.

公开(公告)号：KR1020120015398A

公开(公告)日：2012-02-21

申请号：KR1020100075334

申请日：2010-08-04

Applicant: 성균관대학교산학협력단

Inventor： 전정훈 ,  송정현 ,  권기원 ,  전재욱 ,  김석

IPC: G05F1/10 ,  G05F1/14 ,  G05F3/24

CPC classification number: H04L25/0278

Abstract: PURPOSE: A voltage controller for impedance matching and pre-emphasis processes, a voltage control method thereof, and a voltage mode driver which uses the voltage control method by including the voltage controller are provided to prevent errors in signal transmission by simultaneously performing the impedance matching and pre-emphasis processes in the voltage mode driver. CONSTITUTION: A first loop circuit(100) controls supply voltage with respect to a pre-driver of a main tab. A second loop circuit(200) controls supply voltage with respect to a pre-driver of a pre-emphasis tap. A driver voltage determination part(300) determines supply voltage with respect to a whole driver. The first loop circuit comprises a variable resistor(120), a first main tap replica(110), and a first operational amplifier(130). The second loop circuit comprises a resistor, a second main tab replica(210), a pre-emphasis tap replica(220), and a second operational amplifier(240).

Abstract translation: 目的：提供一种用于阻抗匹配和预加重处理的电压控制器，其电压控制方法和使用包括电压控制器的电压控制方法的电压模式驱动器，以通过同时执行阻抗匹配来防止信号传输中的错误 和电压模式驱动器中的预加重处理。 构成：第一回路电路（100）控制相对于主标签的预驱动器的电源电压。 第二回路电路（200）控制相对于预加重抽头的预驱动器的电源电压。 驱动器电压确定部（300）确定相对于整个驱动器的电源电压。 第一环路电路包括可变电阻器（120），第一主抽头复制器（110）和第一运算放大器（130）。 第二回路电路包括电阻器，第二主标签副本（210），预加重抽头副本（220）和第二运算放大器（240）。

公开(公告)号：KR1020110023543A

公开(公告)日：2011-03-08

申请号：KR1020090081500

申请日：2009-08-31

Applicant: 한화테크윈 주식회사 ,  성균관대학교산학협력단

Inventor： 김지홍 ,  권기원

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L29/66833 ,  G11C16/0466 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/7881 ,  H01L29/792 ,  H01L21/28282 ,  H01L21/28273

Abstract: PURPOSE: A nonvolatile memory device is provided to operate at a low voltage by including two or more capacitors with different sizes on a divided region. CONSTITUTION: A conductive division layer divides a semiconductor substrate(110) into a first region(111) and a second region(112). An insulation layer(140) is contacted with the first and second regions. A charge storing layer(150) is formed on the insulation layer. A control gate(162a) is electrically connected to the first region. A data line(DL) is electrically connected to the second region.

Abstract translation: 目的：提供一种非易失性存储器件，通过在分割区域上包括两个或更多个具有不同尺寸的电容器来在低电压下工作。 构成：导电分割层将半导体衬底（110）分成第一区域（111）和第二区域（112）。 绝缘层（140）与第一和第二区域接触。 在绝缘层上形成电荷存储层（150）。 控制栅极（162a）电连接到第一区域。 数据线（DL）电连接到第二区域。

公开(公告)号：KR1020100061064A

公开(公告)日：2010-06-07

申请号：KR1020080119942

申请日：2008-11-28

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 박재철 ,  송이헌 ,  박영수 ,  권기원 ,  김창정 ,  김경국 ,  박성호 ,  이성훈 ,  김상욱 ,  김선일

IPC: H01L29/786

CPC classification number: H01L27/1225 ,  H01L21/8238 ,  H01L27/092 ,  H01L27/1251

Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to easily form as a low-temperature process by forming a first oxide channel layer and a second oxide channel layer into an oxide. CONSTITUTION: A first thin film transistor includes a first source(S10), a first drain, a first channel layer, and a first gate. A second thin film transistor includes a second source(S20), a second drain, a second channel layer, and a second gate. One is a p-type oxide layer among the first and the second channel layer. The first and the second thin film transistor is a bottom gate(BG10, BG20) structure or a top gate structure. One is a dual gate including more other gates among the first and the second thin film transistor at least.

Abstract translation: 目的：通过将第一氧化物沟道层和第二氧化物沟道层形成为氧化物，提供半导体器件及其制造方法以容易地形成为低温工艺。 构成：第一薄膜晶体管包括第一源（S10），第一漏极，第一沟道层和第一栅极。 第二薄膜晶体管包括第二源（S20），第二漏极，第二沟道层和第二栅极。 一个是第一和第二沟道层中的p型氧化物层。 第一和第二薄膜晶体管是底栅（BG10，BG20）结构或顶栅结构。 一个是至少包括第一和第二薄膜晶体管中的更多其它栅极的双栅极。

公开(公告)号：KR101481543B1

公开(公告)日：2015-01-13

申请号：KR1020130024491

申请日：2013-03-07

Applicant: 성균관대학교산학협력단

Inventor： 권기원

IPC: H04L25/40

Abstract: 본 발명의 보레이트 샘플링을 통한 수신 장치는 데이터 전송 속도와 동일한 속도로 샘플링하는 보레이트(Baud rate) 근처에서 샘플링을 수행하여 데이터를 복원하는 수신 장치에 있어서, 수신되는 데이터의 일부에 대해 독출 감도를 높여서 독출을 수행하여 상기 수신되는 데이터의 현재 시점의 천이 상태 정보를 획득하고, 상기 획득된 천이 상태 정보를 기반으로 상기 수신되는 데이터의 나머지 부분에 대해서도 독출 감도를 낮추어서 보레이트 근처에서 데이터의 판독을 수행하여 데이터를 복원한다. 따라서, 보레이트 ADC 샘플링을 수행할 경우, 샘플링하는 순간이 데이터의 천이점과 어떤 관계를 가지고 있는지와 상관없이 신뢰성 있는 데이터의 판독을 가능케 한다.