멀티플 라인 그리드 어레이 패키지
    21.
    发明公开
    멀티플 라인 그리드 어레이 패키지 失效
    多线阵列包

    公开(公告)号:KR1020010017373A

    公开(公告)日:2001-03-05

    申请号:KR1019990032856

    申请日:1999-08-11

    Abstract: PURPOSE: A multiple-line grid array package is provided to simplify a manufacturing process, by soldering a multiple line grid on a package body in which an input/output node is arranged. CONSTITUTION: A semiconductor chip(13) is built in a package body, and a plurality of input/output nodes(12) are arranged on an upper surface of the package body(10). A multiple line grid(20) is soldered to the input/output node of the package body. The multiple line grid has a substrate(23) of a non-conductive material, and has the same size as the package body. A hole is located in a one-to-one correspondence with the input/output node. A unit lead(22) is formed by filling and applying a conductive material in the hole and soldered to the input/output node.

    Abstract translation: 目的:提供多行网格阵列封装,以通过将多行网格焊接在其中布置输入/输出节点的封装体上来简化制造过程。 构成:半导体芯片(13)内置在封装主体中,并且多个输入/输出节点(12)布置在封装主体(10)的上表面上。 多线栅格(20)被焊接到封装体的输入/输出节点。 多线栅格具有非导电材料的衬底(23),并且具有与封装主体相同的尺寸。 孔与输入/输出节点一一对应地设置。 通过在孔中填充并施加导电材料并焊接到输入/输出节点来形成单元引线(22)。

    적층형페라이트인덕터및그제조방법
    22.
    发明公开
    적층형페라이트인덕터및그제조방법 失效
    多层铁氧体电感器及其制造方法

    公开(公告)号:KR1019990084840A

    公开(公告)日:1999-12-06

    申请号:KR1019980016883

    申请日:1998-05-12

    Abstract: 코일이 차지하는 단면적을 일정하게 하기 위하여, 코일의 역할을 하는 전극 패턴이 형성되어 있는 Ni-Cu-Zn계 페라이트 시트의 사이에 전극 패턴이 형성되어 있지 않은 Ni-Cu-Zn계 페라이트 시트가 삽입되어 있다. 이러한 중앙 페라이트 시트를 가운데에 두고 양쪽으로 전극 패턴이 없는 다수의 Ni-Cu-Zn계 페라이트 시트가 적층되어 있다. 전극 패턴이 형성되어 있는 중앙 시트 중 마지막 하나를 제외한 나머지 시트의 전극 패턴 끝에는 비어홀이 형성되어 있다. 또한, 전극 패턴이 형성되어 있지 않은 중앙 시트에는 각 시트 바로 위에 위치한 시트의 비어홀에 대응하는 위치에 역시 비어홀이 형성되어 있다. 이 비어홀 내부에는 도전성 페이스트가 채워져 있어, 각 시트에 형성된 전극 패턴이 도전성 페이스트를 통하여 전기적으로 연결된다. 이와 같이 적층형 페라이트 인덕터에서 코일이 차지하는 단면적을 일정하게 함으로써 그 단면적내에서 코일의 감은 수에 따라 예측 가능한 인덕턴스 값을 얻을 수 있다.

    적층세라믹트랜스포머의제조방법
    23.
    发明公开
    적층세라믹트랜스포머의제조방법 失效
    多层陶瓷变压器的制造方法

    公开(公告)号:KR1019990034422A

    公开(公告)日:1999-05-15

    申请号:KR1019970056027

    申请日:1997-10-29

    Abstract: 본 발명의 적층세라믹 트랜스포머의 제조방법은 제1 그린 쉬트 및 제2 그린 쉬트 상의 양단에 각각 제1 노출전극 및 제2 노출전극을 갖는 1차 코일 패턴 및 2차 코일 패턴을 인쇄한다. 이어서, 인쇄된 그린 쉬트들을 각각 페라이트 성형체에 말아서 감고, 그 외부 각각에 페라이트 그린 쉬트를 말아 제1 세라믹 코일 적층체 및 제2 세라믹 코일 적층체를 형성한다. 다음에, 상기 제1 세라믹 코일 적층체 및 제2 세라믹 코일 적층체를 각각 절단하여 1차 코일 적층체 및 2차 코일 적층체를 형성한다. 상기 1차 코일 적층체의 하부에 상기 제1 노출 전극과 접속되는 제1 인출 전극을 갖는 하부 페라이트 그린 쉬트와, 상기 2차 코일 적층체의 상부에 상기 제2 노출전극과 접속되는 제2 인출 전극을 갖는 상부 페라이트 그린 쉬트를 마련하여 적층한 후 소결한다.

    적층 세라믹 부품의 제조방법

    公开(公告)号:KR1019990025655A

    公开(公告)日:1999-04-06

    申请号:KR1019970047362

    申请日:1997-09-13

    Abstract: 본 발명의 적층 세라믹 부품의 제조방법은 복수개의 그린 쉬트를 압착하여 더미용 압착 그린쉬트를 형성하는 단계와, 상기 더미용 압착 그린 쉬트에 펀칭 공정으로 비아홀을 형성하는 단계와, 상기 비아홀에 금속 페이스트를 필링하는 단계와, 상기 금속 페이스트를 커버하도록 상기 더미용 압착 그린 쉬트 상에 회로 패턴을 형성하는 단계와, 상기 회로 패턴이 형성된 더미용 압착 그린 쉬트를 복수개 적층한 후 소결하는 단계를 포함한다. 본 발명의 적층 세라믹 부품의 제조방법에 의하면, 회로 패턴이 없는 더미용 그린 쉬트들을 압착한 후 비아홀 형성, 비아 필링의 공정을 한번에 행함으로써 이에 따른 시간과 비용을 절감할 수 있다.

    내산화성이 우수한 전자파 차폐 조성물 및 그를 이용한 전자파 차폐재의 제조방법
    25.
    发明公开
    내산화성이 우수한 전자파 차폐 조성물 및 그를 이용한 전자파 차폐재의 제조방법 审中-实审
    具有优异抗氧化性的电磁波屏蔽组合物及使用其制造电磁波屏蔽材料的方法

    公开(公告)号:KR1020170132419A

    公开(公告)日:2017-12-04

    申请号:KR1020160063206

    申请日:2016-05-24

    CPC classification number: C09D5/24 C09D5/084 C09D7/61 C09D7/62 C09D175/04 C09K3/16

    Abstract: 본발명은아미노실란으로표면처리된센더스트를포함하는내산화성이우수한전자파차폐조성물및 그를이용한전자파차폐재의제조방법에관한것으로, 보다상세하게본 발명은아미노실란을용제에혼합하여아미노실란혼합용액을제조하는단계; 상기아미노실란혼합용액에센더스트를소정시간동안함침시키는단계: 및상기함침후 상기아미노실란혼합용액을제거하여아미노실란으로표면처리된센더스트를제조하는단계;를포함하는내산화성이우수한전자파차폐재의제조방법에관한것이다. 본발명에따른내산화성이우수한전자파차폐조성물및 그를이용한전자파차폐재의제조방법에따르면, 전자파흡수체로서사용되는복합소재의충진제인 Fe-si, Fe-Si-Al 합금분말을이용하는경우에분말표면에아미노기의실란처리를함으로써분산성의향상은물론내산화성을향상시켜염수분무등의열악한환경에도우수한특성을지니는복합체소재를제조할수 있다.

    Abstract translation: 本发明中,更详细地说明本发明涉及的耐氧化性优异的电磁波屏蔽组合物和使用其的电磁波屏蔽材料,其包括用氨基硅烷处理过的铁硅铝磁合金表面的生产过程中的氨基硅烷在溶剂中的氨基硅烷混合物的混合物 Lt。 将氨基硅烷混合溶液乳液浸渍预定的时间;以及在浸渍后除去氨基硅烷混合溶液以产生表面处理过的氨基硅烷, 及其制造方法。 在根据优异的电磁波屏蔽组合物以及使用该制造的电磁波屏蔽材料的制造方法使用的耐氧化性的情况下,粉末表面,Fe-Si系,Fe-Si系-Al复合材料的填料,以根据本发明被用作电磁波吸收合金粉末 氨基的硅烷处理提高了分散性和抗氧化性,并且即使在盐雾等苛刻的环境下也可以生产具有优异性能的复合材料。

    3D 프린팅용 이중 경화형 수지 조성물을 이용한 3차원 형상의 전도체 성형물의 제조방법
    27.
    发明授权
    3D 프린팅용 이중 경화형 수지 조성물을 이용한 3차원 형상의 전도체 성형물의 제조방법 有权
    3D 3制造方法的导体使用双重固化组合物进行3D打印

    公开(公告)号:KR101572518B1

    公开(公告)日:2015-11-27

    申请号:KR1020130166263

    申请日:2013-12-28

    Abstract: 본발명은 3D 프린팅용경화용수지조성물을이용한전도체성형물의제조방법에관한것으로서, 3D 프린팅용경화형수지조성물을이용한 3차원형상의전도체성형물의제조방법에있어서, 광경화가가능한제1수지, 열경화가가능한제2수지, 전도체성형물의성형을위한전도성소재및 첨가제를혼합하여이중경화형수지조성물을준비하는제1단계와, 상기이중경화형수지조성물에레이저또는자외선을조사하여광경화가가능한제1수지를광경화시키는제2단계와, 상기제2단계와동시또는순차적으로이루어지며, 상기이중경화형수지조성물에열을가하여열경화가가능한제2수지를열경화시키는제3단계를포함하여이루어지는것을특징으로하는 3D 프린팅용이중경화형수지조성물을이용한 3차원형상의전도체성형물의제조방법을기술적요지로한다. 이에의해광경화또는열경화공정을동시에또는목적에따라선택적으로사용할수 있으며, 각각의공정에따른장점을최대한활용할수 있어고품질의정밀전도체성형물을공급할수 있는이점이있다.

    3D 프린팅용 이중 경화형 수지 조성물을 이용한 3차원 형상의 전도체 성형물의 제조방법
    28.
    发明公开
    3D 프린팅용 이중 경화형 수지 조성물을 이용한 3차원 형상의 전도체 성형물의 제조방법 有权
    导电体3D打印和制造方法的双重固化组合物

    公开(公告)号:KR1020150077611A

    公开(公告)日:2015-07-08

    申请号:KR1020130166263

    申请日:2013-12-28

    Abstract: 본발명은 3D 프린팅용경화용수지조성물에관한것으로서, 3D 프린팅용경화형수지조성물에있어서, 광경화가가능한 5~30중량부의제1수지, 상기제1수지와는독립적으로경화되며열경화가가능한 5~30중량부의제2수지, 전도체성형물의성형을위한 30~80중량부의전도성소재및 첨가제를포함하여이루어진것을특징으로하는 3D 프린팅용이중경화형수지조성물을기술적요지로한다. 이에의해광경화또는열경화공정을동시에또는목적에따라선택적으로사용할수 있으며, 각각의공정에따른장점을최대한활용할수 있어고품질의정밀전도체성형물을공급할수 있는이점이있다.

    Abstract translation: 本发明涉及一种用于3D印刷的固化树脂组合物,其包括:5至30重量份的可光固化的第一树脂; 5〜30重量份的第二树脂,其在从第一树脂中不可见地固化而可光固化; 和30〜80重量份的导电材料和用于模制成型导体的添加剂。 因此,本发明能够根据目的同时或选择性地使用光固化方法或热固化工艺,并且提供高质量的精密模制导体,使得能够最大限度地利用根据每个工艺的益处 。

    고열전도도를 갖는 복합 절연 조성물 및 제조방법
    29.
    发明授权
    고열전도도를 갖는 복합 절연 조성물 및 제조방법 有权
    具有高导热性的复合绝缘体组合物及其方法

    公开(公告)号:KR101503284B1

    公开(公告)日:2015-03-17

    申请号:KR1020130157207

    申请日:2013-12-17

    Inventor: 박성대 이우성

    Abstract: 고열전도도를 갖는 복합 절연 조성물 및 제조방법이 개시된다. 본 발명의 일 실시예에 따른 복합 절연 조성물은 하기 화학식 1로 표시되는 구조를 갖는 액정성 에폭시 화합물과, 경화제와, 구상의 질화 알루미늄(AlN, Aluminum Nitride)을 포함한다.
    [화학식 1]

    상기 화학식 1에서, m은 2≤m≤10 의 정수이고 n 은 1 또는 2임.

    Abstract translation: 公开了具有高导热性的复合绝缘组合物及其制造方法。 根据本发明的一个实施方案,复合绝缘组合物包含具有由化学式1表示的结构的液晶环氧化合物,硬化剂和球状的氮化铝(AlN)。 在化学式1中,m为2 <= m <= 10的整数,n为1或2。

    고조파 제거용 임피던스 제어회로를 구비한 전류 모드 클래스-S 증폭기
    30.
    发明授权
    고조파 제거용 임피던스 제어회로를 구비한 전류 모드 클래스-S 증폭기 有权
    具有消除谐波的阻抗控制电路的电流模式级放大器

    公开(公告)号:KR101447688B1

    公开(公告)日:2014-10-13

    申请号:KR1020120154906

    申请日:2012-12-27

    Abstract: 본 발명은 전류 모드 Class-S 증폭기 구조에 있어서 고조파 신호의 임피던스를 낮게 제어하여 고효율로 통신 신호에 적용할 수 있도록 하는 임피던스 제어 회로를 구비한 전류 모드 클래스-S 증폭기에 관한 것이다.
    본 발명에 따르는 고조파 제거용 임피던스 제어회로를 구비한 전류모드 클래스-S 증폭기는, RF 입력 신호를 PWM 신호로 변환하는 BPDSM; 상기 PWM 신호를 증폭하는 스위칭 전력 증폭기; 및 증폭된 신호로부터 고조파를 제거하는 차동 필터를 포함하고, 상기 차동 필터에는 고유 주파수 대역의 특성 임피던스와 부하 임피던스를 정합시키는 임피던스 제어 회로가 추가로 연결되는 것을 구성적 특징으로 한다.

Patent Agency Ranking