Abstract:
PURPOSE: A multiple-line grid array package is provided to simplify a manufacturing process, by soldering a multiple line grid on a package body in which an input/output node is arranged. CONSTITUTION: A semiconductor chip(13) is built in a package body, and a plurality of input/output nodes(12) are arranged on an upper surface of the package body(10). A multiple line grid(20) is soldered to the input/output node of the package body. The multiple line grid has a substrate(23) of a non-conductive material, and has the same size as the package body. A hole is located in a one-to-one correspondence with the input/output node. A unit lead(22) is formed by filling and applying a conductive material in the hole and soldered to the input/output node.
Abstract:
코일이 차지하는 단면적을 일정하게 하기 위하여, 코일의 역할을 하는 전극 패턴이 형성되어 있는 Ni-Cu-Zn계 페라이트 시트의 사이에 전극 패턴이 형성되어 있지 않은 Ni-Cu-Zn계 페라이트 시트가 삽입되어 있다. 이러한 중앙 페라이트 시트를 가운데에 두고 양쪽으로 전극 패턴이 없는 다수의 Ni-Cu-Zn계 페라이트 시트가 적층되어 있다. 전극 패턴이 형성되어 있는 중앙 시트 중 마지막 하나를 제외한 나머지 시트의 전극 패턴 끝에는 비어홀이 형성되어 있다. 또한, 전극 패턴이 형성되어 있지 않은 중앙 시트에는 각 시트 바로 위에 위치한 시트의 비어홀에 대응하는 위치에 역시 비어홀이 형성되어 있다. 이 비어홀 내부에는 도전성 페이스트가 채워져 있어, 각 시트에 형성된 전극 패턴이 도전성 페이스트를 통하여 전기적으로 연결된다. 이와 같이 적층형 페라이트 인덕터에서 코일이 차지하는 단면적을 일정하게 함으로써 그 단면적내에서 코일의 감은 수에 따라 예측 가능한 인덕턴스 값을 얻을 수 있다.
Abstract:
본 발명의 적층세라믹 트랜스포머의 제조방법은 제1 그린 쉬트 및 제2 그린 쉬트 상의 양단에 각각 제1 노출전극 및 제2 노출전극을 갖는 1차 코일 패턴 및 2차 코일 패턴을 인쇄한다. 이어서, 인쇄된 그린 쉬트들을 각각 페라이트 성형체에 말아서 감고, 그 외부 각각에 페라이트 그린 쉬트를 말아 제1 세라믹 코일 적층체 및 제2 세라믹 코일 적층체를 형성한다. 다음에, 상기 제1 세라믹 코일 적층체 및 제2 세라믹 코일 적층체를 각각 절단하여 1차 코일 적층체 및 2차 코일 적층체를 형성한다. 상기 1차 코일 적층체의 하부에 상기 제1 노출 전극과 접속되는 제1 인출 전극을 갖는 하부 페라이트 그린 쉬트와, 상기 2차 코일 적층체의 상부에 상기 제2 노출전극과 접속되는 제2 인출 전극을 갖는 상부 페라이트 그린 쉬트를 마련하여 적층한 후 소결한다.
Abstract:
본 발명의 적층 세라믹 부품의 제조방법은 복수개의 그린 쉬트를 압착하여 더미용 압착 그린쉬트를 형성하는 단계와, 상기 더미용 압착 그린 쉬트에 펀칭 공정으로 비아홀을 형성하는 단계와, 상기 비아홀에 금속 페이스트를 필링하는 단계와, 상기 금속 페이스트를 커버하도록 상기 더미용 압착 그린 쉬트 상에 회로 패턴을 형성하는 단계와, 상기 회로 패턴이 형성된 더미용 압착 그린 쉬트를 복수개 적층한 후 소결하는 단계를 포함한다. 본 발명의 적층 세라믹 부품의 제조방법에 의하면, 회로 패턴이 없는 더미용 그린 쉬트들을 압착한 후 비아홀 형성, 비아 필링의 공정을 한번에 행함으로써 이에 따른 시간과 비용을 절감할 수 있다.
Abstract:
본발명은 3D 프린팅용경화용수지조성물에관한것으로서, 3D 프린팅용경화형수지조성물에있어서, 광경화가가능한 5~30중량부의제1수지, 상기제1수지와는독립적으로경화되며열경화가가능한 5~30중량부의제2수지, 전도체성형물의성형을위한 30~80중량부의전도성소재및 첨가제를포함하여이루어진것을특징으로하는 3D 프린팅용이중경화형수지조성물을기술적요지로한다. 이에의해광경화또는열경화공정을동시에또는목적에따라선택적으로사용할수 있으며, 각각의공정에따른장점을최대한활용할수 있어고품질의정밀전도체성형물을공급할수 있는이점이있다.
Abstract:
고열전도도를 갖는 복합 절연 조성물 및 제조방법이 개시된다. 본 발명의 일 실시예에 따른 복합 절연 조성물은 하기 화학식 1로 표시되는 구조를 갖는 액정성 에폭시 화합물과, 경화제와, 구상의 질화 알루미늄(AlN, Aluminum Nitride)을 포함한다. [화학식 1]
상기 화학식 1에서, m은 2≤m≤10 의 정수이고 n 은 1 또는 2임.
Abstract translation:公开了具有高导热性的复合绝缘组合物及其制造方法。 根据本发明的一个实施方案,复合绝缘组合物包含具有由化学式1表示的结构的液晶环氧化合物,硬化剂和球状的氮化铝(AlN)。 在化学式1中,m为2 <= m <= 10的整数,n为1或2。
Abstract:
본 발명은 전류 모드 Class-S 증폭기 구조에 있어서 고조파 신호의 임피던스를 낮게 제어하여 고효율로 통신 신호에 적용할 수 있도록 하는 임피던스 제어 회로를 구비한 전류 모드 클래스-S 증폭기에 관한 것이다. 본 발명에 따르는 고조파 제거용 임피던스 제어회로를 구비한 전류모드 클래스-S 증폭기는, RF 입력 신호를 PWM 신호로 변환하는 BPDSM; 상기 PWM 신호를 증폭하는 스위칭 전력 증폭기; 및 증폭된 신호로부터 고조파를 제거하는 차동 필터를 포함하고, 상기 차동 필터에는 고유 주파수 대역의 특성 임피던스와 부하 임피던스를 정합시키는 임피던스 제어 회로가 추가로 연결되는 것을 구성적 특징으로 한다.