公开(公告)号：KR1020020051592A

公开(公告)日：2002-06-29

申请号：KR1020000080988

申请日：2000-12-23

Applicant: 한국전자통신연구원

Inventor： 송윤호 ,  이진호 ,  조경익 ,  강영일

IPC: H01J1/30 ,  C01B31/02 ,  B82Y40/00

Abstract: PURPOSE: A triode-type field emission device with a carbon nanotube cathode, a triode-type RF vacuum device and a field emission display using it are provided to prevent a short-circuit phenomenon between the carbon nano tube cathode and a gate by forming a sidewall insulating layer and an upper wall insulating layer. CONSTITUTION: A cathode electrode(220) is formed on an insulating substrate(210). The insulating substrate(210) is formed by depositing an oxide layer or a nitride layer on a quartz substrate or a glass substrate or a silicon wafer. The cathode electrode(220) is formed by a metal or a doped semiconductor layer. A cathode(240) is formed on the cathode electrode(220). The cathode(240) is formed by a carbon nano tube. A sidewall insulating layer(250) is formed at a side of the cathode(240). A gate insulating layer(260) is formed on a side portion of a contact portion between the sidewall insulating layer(250) and the cathode electrode(220). A gate(270) is formed on a side portion of a contact portion between the gate insulating layer(260) and the sidewall insulating layer(250).

Abstract translation: 目的：提供一种具有碳纳米管阴极，三极管型RF真空装置和使用其的场发射显示器的三极管型场发射装置，以通过形成碳纳米管阴极和栅极之间的短路现象来防止碳纳米管阴极与栅极之间的短路现象 侧壁绝缘层和上壁绝缘层。 构成：阴极电极（220）形成在绝缘基板（210）上。 绝缘基板（210）通过在石英基板或玻璃基板或硅晶片上沉积氧化物层或氮化物层而形成。 阴极电极（220）由金属或掺杂半导体层形成。 阴极（240）形成在阴极电极（220）上。 阴极（240）由碳纳米管形成。 在阴极（240）的一侧形成有侧壁绝缘层（250）。 栅极绝缘层（260）形成在侧壁绝缘层（250）和阴极电极（220）之间的接触部分的侧部上。 栅极（270）形成在栅极绝缘层（260）和侧壁​​绝缘层（250）之间的接触部分的侧部上。

公开(公告)号：KR100237177B1

公开(公告)日：2000-01-15

申请号：KR1019960065744

申请日：1996-12-14

Applicant: 한국전자통신연구원

Inventor： 강영일

IPC: H01L21/60

CPC classification number: H01L24/81 ,  H01L2224/11 ,  H01L2924/00012

Abstract: 본 발명은 반도체 칩의 금속볼 접점 및 그 형성방법에 관한 것으로, 반도체 칩의 본딩 패드 상에 60~120㎛의 직경과 30㎛의 높이로 형성되는 제1금속볼 접점과, 상기 제1금속볼 접점 상에 90㎛의 높이를 가지며 종단이 뾰족한 형상으로 형성되는 제2금속볼 접점의 2층 구조로 금속볼 접점을 형성하며, 상기 제1 및 제2금속볼 접점은 순도가 99.9% 이상인 순금을 이용하여 형성함으로써, 인접 단자와의 쇼트를 막고 칩의 열 발산 효율을 향상시킬 수 있는 반도체 칩의 금속볼 접점 및 그 형성방법이 개시된다.

公开(公告)号：KR100146554B1

公开(公告)日：1998-11-02

申请号：KR1019950009260

申请日：1995-04-19

Applicant: 한국전자통신연구원

Inventor： 강영일 ,  임태영 ,  박흥옥 ,  이용현 ,  이재성

IPC: H01L21/8246

Abstract: 본 발명은 프로그램 가능 안티퓨즈 소자 및 그 제조방법에 관한 것으로서, 특히 캐패시터 형태의 구성을 가진 안티퓨즈 소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 프로그램 가능 안티퓨즈 소자는 , p형 실리콘 기판과; 상기 p형 실리콘 기판 위에 형성되며, 티타늄 텅스텐으로 된 의사 전극층과; 상기 의사 전극층의 일측 위에 형성되며, 티타늄 텅스텐/실리콘을 함유한 알루미늄/티타늄 텅스텐의 다층 금속막으로 된 제1전극층과; 상기 의사 전극층의 타측 위에 형성되며, 박막의 티타늄 산화막과 실리콘 산화막으로 된 절연층과; 상기 절연층 위에 형성되며, 티타늄 텅스텐/실리콘을 함유한 알루미늄/티타늄 텅스텐의 다층 금속막으로 된 제2전극층으로 구성되며, 절연층인 티타늄 산화막의 두께를 열처리시의 공정조건(시간 및 온도)을 변화하여 조절함으로써 프로그램 전압의 재현성과 제어성을 실현하도록 한 것이다.

公开(公告)号：KR100122438B1

公开(公告)日：1997-11-12

申请号：KR1019930026794

申请日：1993-12-08

Applicant: 한국전자통신연구원

Inventor： 박형호 ,  이재성 ,  조경익 ,  김상기 ,  권오준 ,  강영일 ,  이용현

IPC: H01L27/10

Abstract: A fabrication method of FPGA is provided to improve reliability of filament formed in insulator between inter-metal layers. The method comprises the steps of: sequentially forming an W layer(6), TiW layer(10) for barrier metal, a silicon oxide(11), a silicon nitride(8), and an Al metal(12) for mask on a silicon substrate(9); defining a filament region and selective etching the Al metal(12); etching the silicon nitride(8) to form pillar; depositing a nitride layer(14); and forming a TiW pattern(15) and an Al pattern(7) to concentrate a programable region due to the differences of inter-metal insulators. Thereby, it is possible to easily control the structure of filament region.

Abstract translation: 提供FPGA的制造方法，以提高金属间绝缘体中形成的灯丝的可靠性。 该方法包括以下步骤：顺序地形成W层（6），用于阻挡金属的TiW层（10），氧化硅（11），氮化硅（8）和用于掩模的Al金属（12） 硅基板（9）; 限定长丝区域和选择性蚀刻Al金属（12）; 蚀刻氮化硅（8）以形成柱; 沉积氮化物层（14）; 以及由于金属间绝缘体的差异而形成TiW图案（15）和Al图案（7）以集中可编程区域。 由此，可以容易地控制灯丝区域的结构。

公开(公告)号：KR1019950021307A

公开(公告)日：1995-07-26

申请号：KR1019930027030

申请日：1993-12-09

Applicant: 한국전자통신연구원

Inventor： 이중환 ,  곽병화 ,  서경수 ,  강영일

IPC: H01L21/66

Abstract: 본 발명은 고진공 이온선 식각장치에서 발생되는 불균일 식각 현상을 제거하기 위해서 사용되고 있는 시편의 회전장치에 부가하여 시편상의 임의부분을 회전중심에 위치시킬 수 있돌록 발명한 것으로서, 특히 고진송장치내의시편을 공기중에 노출시키지 않고 새로 고안된 시편보유기의 조정나사를 간이조정장치로 돌려줌으로써 식각하고자 하는 위치를 정확하게 회전중심에 이동시킬 수 있ㄴ는 반도테 재료의 이온선 식각장치에서의 회전중심 조정방법 및 장치에 관한 것이다.
상기한 본 발명의 방법은 오제이 전자분광기(AES),광전자분광기(ESCA),이차이온 질량분석기(SIMS)등 표면분석장치에서 깊이분석시 깊이분해능을 향상시키는 데에 사용되고 있는 기존의 시편회전장칭에 부가하여 활용 될 수 있으며, 그 경웅에는 1회장착된 시편ㅇ에서 다수의 회전중심을 얻어서 분석할 수 있을 뿐아니라, 미세패턴 또는 부분결함등의 분석에서 위치선정이 필요한 때에도 그 위치를 정확히 조절할 수 있다.
또한 이온선 식각에 의한 시료가공이 필요한 때에도 그 위치를 정확히 조절할 수 있다.
또한 이온선 식각에 의한 시료가공이 필요한 전자 현미경(TEM) 시료제작 및 결정성 시편의 무작위 회전분석의 경ㅇ우등에도 활용될 수 있다.