-
公开(公告)号：KR1019990032178A
公开(公告)日：1999-05-06
申请号：KR1019970053153
申请日：1997-10-16
Applicant: 한국전자통신연구원
IPC: H01L27/06
Abstract: 본 발명은 고속, 고내압 BCD Power IC 소자의 제조 방법에 관한 것으로서, 3중 매몰층 및 에피층 형성공정, LDPMOS 소자의 드리프트 및 이중 웰 형성 공정, 트랜치 소자 격리 및 싱크(Sink) 확산 공정, HV-NMOS/HV-PMOS/LDNMOS의 드리프트 영역 및 HV-pnp 베이스 영역 동시형성 공정, HS-PSA 베이스 형성 및 문턱전압 조절 공정, 게이트, 다결정실리콘 에미터 전극형성 및 LDD 공정, 측면 산화막 형성 및 소스-드레인 영역형성 공정, 보호산화막 도포 및 금속전극 형성 공정을 수행하여 고주파/고내압/고집적화/고신뢰성화된 구조를 고안함으로써, 휴대폰 및 고속 HDD IC를 비롯한 고품위 정보통신 시스템, 가전제품, 자동차 전자제어 장치 등에 다양하게 사용할 수 있는 효과가 있다.
-
-
-
-
公开(公告)号：KR1019930011282A
公开(公告)日：1993-06-24
申请号：KR1019910021081
申请日：1991-11-25
IPC: H01L29/70
Abstract: 본 발명은 정보의 고속처리를 요하는 시스템에 사용되는 바이폴라 소자구조 및 제조방법에 관한 것으로서, 종래의 바이폴라 소자의 구조는 다결정 실리콘 전극들간의 트렌치 격리영역을 정의하기 위한 측벽 질화막을 에미터다결정 실리콘 전극의 안쪽에 정의함으로써 공정 신뢰도 측면에서 두가지의 문제점을 가지고 있다.
첫째로 P+다결정 실리콘의 선택적 건식식각을 위한 다결정 실리콘 산화막 성장시 다결정 실리콘 내에서의 붕소 역산화에 의한 베이스-컬렉터 접합 깊이의 불균일성 활성 및 비활성 베이스 영역을 형성하기 위한 붕소의 동시 주입 등을 베이스 접합깊이와 불순물 분포의 제어를 곤란하게 한다.
둘째로 소자의 전체 크기를 결정하는 P+다결정 실리콘의 선행 정의는 각 전극간의 전기적 격리를 위한 다결정실리콘의 건식식각시 식각종점의 결정을 곤란하게 한다.
또한 증착 산화막에 의한 트렌치 격리영역의 목구공정은 다결정 실리콘 에미터 표면의 손상을 가져올 수 있다. 본 발명은 각 다결정 실리콘 전극간의 트렌치 격리영역을 정의하기 위한 측멱 질화막을 에미터 다결정 실리콘전극의 바깥쪽으로 형성함으로써, 다결정 실리콘의 식각종짐의 결정을 용이하게 하고, 또한 에미터 다결정 실리콘 전극상에 질화막과 N+다결정 실리콘을 이용함으로써 트렌치 격리영역의 복구를 위한 증착산화막의 건식식각의 종점의 절정과 베이스 영역에서의 불순물 분포의 제어를 용이하게 하고, 또한 다결정 실리콘 전극상에 실리사이드가 선택적으로 자기 정렬되는 구조척 개선을 통하여 공정 신뢰도와 바이폴라 소자의 성능을 향상시키도록한 것이다.-
Patent Agency Ranking
-
公开(公告)号：KR1019910005371B1
公开(公告)日：1991-07-29
申请号：KR1019880010463
申请日：1988-08-17
Applicant: 한국전자통신연구원
IPC: H01L29/70
Abstract: High speed semiconductor device for computer and communication is manufactured by: forming a N+-collector (107) after isolating the device using the oxide layer (108) and polycrystalline silicon (109); depositing the polycrystalline silicon (117) after forming the emittery region by mask processing followed by etching the oxide films; forming P+-imactive base region by etching the polycrystalline silicon films; forming a P- active base region by rapid thermal annealing the silicon deposited on the boron silicate glass (119) after ion-dry etching through the mask process for forming a base electrode of P+-polycrystalline Si with low pressure chemical vapor deposition (LPCVD).
Abstract translation: 通过以下方式制造用于计算机和通信的高速半导体器件：在使用氧化物层（108）和多晶硅（109）隔离器件之后形成N + - 收集器（107）; 在通过掩模处理形成发光区之后沉积多晶硅（117），随后蚀刻氧化物膜; 通过蚀刻多晶硅膜形成P +活性基区; 通过用于通过低压化学气相沉积（LPCVD）形成P + - 多晶硅的基极的掩模工艺在离子干蚀刻之后快速热退火沉积在硼硅酸盐玻璃（119）上的硅，从而形成P活性基区， 。
-
公开(公告)号：KR102147138B1
公开(公告)日：2020-08-25
申请号：KR1020140006792
申请日：2014-01-20
Applicant: 한국전자통신연구원 , 단국대학교 산학협력단
IPC: H01L27/02 , H01L21/8238 , H01L27/092
-
公开(公告)号：KR1020140071103A
公开(公告)日：2014-06-11
申请号：KR1020120139074
申请日：2012-12-03
Applicant: 한국전자통신연구원 , 단국대학교 산학협력단
Abstract: A voltage regulator according to an embodiment of the present invention includes a reference voltage generator which generates a reference voltage; an error amplifier which compares and amplifies a difference between the reference voltage and an input voltage; a pass transistor which changes the level of a drive current according to an output voltage which is generated from the error amplifier; and a voltage distributor which distributes the output voltage of the pass transistor and provides the output voltage as an input voltage of the error amplifier. The error amplifier comprises an input end of a rail-to-rail structure which respectively receives the reference voltage and the input voltage by using a pair of NMOS and PMOS transistors; and an output end of a voltage buffer structure for driving a load.
Abstract translation: 根据本发明实施例的电压调节器包括产生参考电压的参考电压发生器; 误差放大器，其比较和放大参考电压和输入电压之间的差; 传输晶体管，其根据从误差放大器产生的输出电压来改变驱动电流的电平; 以及电压分配器，其分配所述通过晶体管的输出电压，并提供所述输出电压作为所述误差放大器的输入电压。 误差放大器包括通过使用一对NMOS和PMOS晶体管分别接收参考电压和输入电压的轨到轨结构的输入端; 以及用于驱动负载的电压缓冲结构的输出端。
-
公开(公告)号：KR1020140071102A
公开(公告)日：2014-06-11
申请号：KR1020120139070
申请日：2012-12-03
Applicant: 한국전자통신연구원 , 단국대학교 산학협력단
CPC classification number: H03F3/45192 , H03F2203/45244 , H03F2203/45508
Abstract: An error amplifier according to an embodiment of the present invention includes an amplifying unit amplifying and outputting the voltage difference between a first signal and a second signal; a first current source providing a bias current for operating the amplifying unit; and a first voltage generation unit generating first and second body voltages by using a body biasing method and providing the first current source of the generated first and second body voltages. The first current source includes first and second PMOS transistors including a cascade connection structure, and the first and second PMOS transistors individually receive the first and second body voltages through a body terminal.
Abstract translation: 根据本发明的实施例的误差放大器包括放大并输出第一信号和第二信号之间的电压差的放大单元; 提供用于操作所述放大单元的偏置电流的第一电流源; 以及第一电压产生单元，其通过使用体偏置方法产生第一和第二体电压，并且提供所产生的第一和第二体电压的第一电流源。 第一电流源包括包括级联连接结构的第一和第二PMOS晶体管，并且第一和第二PMOS晶体管通过主体端子分别接收第一和第二体电压。
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.019 seconds)
