-
公开(公告)号：KR1020100056076A
公开(公告)日：2010-05-27
申请号：KR1020080115053
申请日：2008-11-19
Applicant: 한국전자통신연구원
CPC classification number: H03M1/069 , H03M1/0607 , H03M1/468 , H03M1/804
Abstract: PURPOSE: A successive approximation AD converter is provided to correct digital output errors, increase the region of the dynamic operation of a signal converter, and improve the noise ratio of outputted signals by including two bits with the same size of capacitance as LSB(Least Significant Bit). CONSTITUTION: A first converting column(100) includes a plurality of capacitors and is connected to a first input terminal of a comparator(200). A second converting column(150) has the same configuration as the first converting column. 8 capacitors are connected to the second input terminal of the comparator. The comparator outputs a high or low output voltage to an SAR(Successive Approximation Register) logic unit of a controller(300) according to the differential voltage between the voltage of the first input terminal and the voltage of the second input terminal. The controller sets the digital signal to high or low level to control the switch of the capacitor and provides the set signal to the switch.
Abstract translation: 目的：提供逐次逼近AD转换器来校正数字输出误差，增加信号转换器的动态工作区域，并通过包含与LSB相同尺寸的两个位来提高输出信号的噪声比（最低有效值 位）。 构成：第一转换列（100）包括多个电容器，并连接到比较器（200）的第一输入端。 第二转化柱（150）具有与第一转化柱相同的构造。 8个电容器连接到比较器的第二个输入端。 比较器根据第一输入端子的电压与第二输入端子的电压之间的差分电压向控制器（300）的SAR（逐次近似寄存器）逻辑单元输出高或低的输出电压。 控制器将数字信号设置为高电平或低电平，以控制电容器的开关，并将设置信号提供给开关。
-
22.发明授权동적 소자 정합 방법 및 이를 이용한 멀티-비트디지털-아날로그 변환기, 상기 멀티-비트 디지털-아날로그변환기를 구비한 델타-시그마 변조기 및 델타-시그마디지털-아날로그 변환기 失效使用相同的Δ-Σ调制器和delta-sigma数模转换器来匹配动态元件和多位数模转换器的方法，包括多位数模转换器
公开(公告)号：KR100911427B1
公开(公告)日：2009-08-11
申请号：KR1020070113966
申请日：2007-11-08
Applicant: 한국전자통신연구원
CPC classification number: H03M1/0665 , H03M1/74 , H03M3/464 , H03M3/502
Abstract: Provided are a dynamic element-matching method, a multi-bit Digital-to-Analog Converter (DAC), and a delta-sigma modulator with the multi-bit DAC and delta-sigma DAC with the multi-bit DAC. The dynamic element-matching method relates to preventing periodic signal components (in-band tones) from being generated from a delta-sigma modulator of a delta-sigma Analog-to-Digital Converter (ADC) and a multi-bit DAC used in a delta-sigma DAC. Unit elements are selected in a new sequence according to a simple algorithm every time that each of unit elements is selected once, and thus the unit elements are not periodically used. Consequently, it is possible to prevent in-band tones caused by a conventional Data Weighted Averaging (DWA) algorithm.
-
公开(公告)号：KR1020090030102A
公开(公告)日：2009-03-24
申请号：KR1020070095432
申请日：2007-09-19
Applicant: 한국전자통신연구원
IPC: H03B5/08
CPC classification number: H03B5/1215 , H03B5/1253 , H03B5/1256 , H03B5/1293
Abstract: A voltage-controlled oscillator with wide frequency range is provided to increase the range of oscillation frequency by increasing variable capacitance by a plurality of MOS transistors connected to a LC resonance circuit. In a voltage-controlled oscillator, an LC resonance circuit(230) oscillates a frequency according to a control voltage and an amplifier circuit(250) amplifies the oscillation frequency. The LC resonance circuit includes a first and a second inductor, a variable capacitance unit, and a second variable capacitance(220). The first capacitance unit has a first and second varator which are connected with each other in parallel. The first variable capacitance has a first capacitance according to a first control voltage, and second variable capacitance has a firs and a second transistor which are connected with the varator in parallel and it has a second capacitance according to a second control voltage.
Abstract translation: 提供宽频率范围的压控振荡器，通过连接到LC谐振电路的多个MOS晶体管增加可变电容来增加振荡频率的范围。 在压控振荡器中，LC谐振电路（230）根据控制电压振荡频率，放大电路（250）放大振荡频率。 LC谐振电路包括第一和第二电感器，可变电容单元和第二可变电容器（220）。 第一电容单元具有彼此并联连接的第一和第二变化器。 第一可变电容根据第一控制电压具有第一电容，第二可变电容具有第一和第二晶体管，其与变容器并联连接，并且根据第二控制电压具有第二电容。
-
公开(公告)号：KR1020080051676A
公开(公告)日：2008-06-11
申请号：KR1020060123205
申请日：2006-12-06
Applicant: 한국전자통신연구원
IPC: H03M1/12
CPC classification number: H03M1/0678 , H03M1/162
Abstract: An algorithmic analog-to-digital converter is provided to minimize linearity restriction derived from a capacitor mismatch by adding two digital signals outputted through two different capacitors when one analog signal is inputted. An algorithmic analog-to-digital converter includes an SHA(Sample-and-Hold Amplifier)(10) sampling and holding an inputted analog voltage. Two flash ADCs(30) converts one inputted analog signal to two digital signals(n1,n2) through two different capacitor and outputs two digital signals. One MDAC(Multiplying Digital-to-Analog Converter)(50) amplifies a difference between an outputted voltage of the SHA and a reference voltage through two different capacitor according to the digital signal outputted from the flash ADC and outputs to the flash ADC again. A continuous multi-phase clock generating circuit(60) differentially outputs an operation clock frequency according to a required resolution.
Abstract translation: 提供了一种算法模数转换器，通过在输入一个模拟信号时，通过增加通过两个不同电容器输出的两个数字信号来最小化从电容器失配导致的线性限制。 算法模数转换器包括采样和保持输入的模拟电压的SHA（采样保持放大器）（10）。 两个闪存ADC（30）通过两个不同的电容将一个输入的模拟信号转换为两个数字信号（n1，n2），并输出两个数字信号。 一个MDAC（乘法数模转换器）（50）根据从闪存ADC输出的数字信号，通过两个不同的电容放大SHA的输出电压和参考电压之间的差值，并再次输出到闪存ADC。 连续多相时钟发生电路（60）根据所需的分辨率差分地输出工作时钟频率。
-
公开(公告)号：KR100760196B1
公开(公告)日：2007-09-20
申请号：KR1020060055270
申请日：2006-06-20
Applicant: 한국전자통신연구원
IPC: H03B5/08
CPC classification number: H03B5/1228 , H03B5/1215 , H03B5/1243 , H03B5/1265 , H03B5/1271 , H03B2201/0208 , H03B2201/0266 , H03J2200/10
Abstract: 본 발명은 재구성이 가능한 멀티밴드 멀티모드 무선 송수신기에 사용되는 LC공조 전압제어발진기(voltage-controlled oscillator:VCO)에 관한 것으로 광대역 멀티밴드의 주파수를 발생시키기 위해 커패시터 뱅크와 스위칭할 수 있는 인덕터가 내장된 구조이다. 본 발명의 적응성 에미터-축퇴 부성 저항셀을 내장한 LC공조 전압제어발진기에서 커패시터 뱅크에 의한 발진진폭의 불균형을 보상하기 위해 꼬리전류원 대신에 상기 적응성 에미터-축퇴 부성 저항셀을 사용하여 상기 꼬리전류원에 의한 상기 LC공조 전압제어발진기의 위상잡음 열화를 방지한다.
본 발명의 LC 공조 전압제어발진기는, 발진파의 주파수를 결정하는 인덕턴스 성분을 제공하기 위한 인덕턴스부; 발진파의 주파수를 결정하며 제어 비트에 따라 이산적으로 정해지는 커패시턴스 성분을 제공하기 위한 이산 커패시터 뱅크; 및 발진파의 진폭을 일정하게 하기 위해, 상기 제어 비트에 따라 이산적으로 결정되는 부(-)성 저항 성분을 제공하기 위한 이산 부성 저항셀을 포함하는 것을 특징으로 한다.
전압제어발진기, VCO, LC 발진기, 다중 대역 발진기, 꼬리전류원-
Patent Agency Ranking
公开(公告)号：KR1020070061264A
公开(公告)日：2007-06-13
申请号：KR1020060076773
申请日：2006-08-14
Applicant: 한국전자통신연구원
IPC: H01L27/04
Abstract: A triple well p-type low voltage triggered ESD protection device is provided to perform an operation at a low trigger voltage, to minimize parasitic capacitance, and to obtain a fast response speed to an ESD pulse. A deep n-type well(30) is formed on a p-type substrate(20). An n-type well(40) and a p-type well(50) are formed within the deep n-type well. A bias applying region is formed to apply directly a bias voltage to the p-type well. The bias applying region is formed with a p+ diffusion region(80) which is formed at a junction side of the n-type well and the p-type well.
Abstract translation: 提供三阱p型低电压触发ESD保护装置，以在低触发电压下执行操作，以最小化寄生电容，并获得对ESD脉冲的快速响应速度。 在p型衬底（20）上形成深n型阱（30）。 在深n型井内形成n型阱（40）和p型阱（50）。 形成偏置施加区域以直接施加偏压到p型阱。 偏置施加区域形成有形成在n型阱和p型阱的接合侧的p +扩散区（80）。
-
公开(公告)号：KR1020070061176A
公开(公告)日：2007-06-13
申请号：KR1020060055270
申请日：2006-06-20
Applicant: 한국전자통신연구원
IPC: H03B5/08
CPC classification number: H03B5/1228 , H03B5/1215 , H03B5/1243 , H03B5/1265 , H03B5/1271 , H03B2201/0208 , H03B2201/0266 , H03J2200/10
Abstract: An LC resonance voltage controlled oscillator for a multiband with an adaptive negative resistance cell is provided to prevent the deterioration of phase noise and to sufficiently compensate for variation of oscillation amplitude. An LC resonance voltage controlled oscillator(300) for a multiband with an adaptive negative resistance cell includes an inductance unit(330), a discrete capacitor bank, and a discrete negative resistance cell(310). The inductance unit provides an inductance component determining the frequency of an oscillating wave. The discrete capacitor bank determines the frequency of the oscillating wave, and provides a capacitance component discretely determined according to a control bit. The discrete negative resistance cell provides a negative resistance component discretely determined by the control bit so as to make amplitude of the oscillating wave uniform.
Abstract translation: 提供一种用于具有自适应负电阻单元的多频带的LC谐振电压控制振荡器，以防止相位噪声的恶化并充分补偿振荡幅度的变化。 用于具有自适应负电阻单元的多频带的LC谐振电压控制振荡器（300）包括电感单元（330），分立电容器组和离散负电阻单元（310）。 电感单元提供确定振荡波频率的电感分量。 离散电容器组确定振荡波的频率，并提供根据控制位离散地确定的电容分量。 离散负电阻单元提供由控制位离散地确定的负电阻分量，以使振荡波的幅度均匀。
-
公开(公告)号：KR1020070060286A
公开(公告)日：2007-06-13
申请号：KR1020050119513
申请日：2005-12-08
Applicant: 한국전자통신연구원
CPC classification number: G11C27/026 , H03F3/005 , H03F3/70 , H03F2200/297
Abstract: A multiplying track-and-hold amplifier is provided to maximize efficiency of a signal process by using a compensation capacitor of a two-step amplifier as a hold capacitor. A multiplying track-and-hold amplifier processes two different signals for one period. The track-and-hold amplifier maintains a previous signal for a phase Phi1 and outputs a new input signal at a phase Phi2. Switches(SW1,SW1B) and sampling switches(SW3,SW3B) are switched on. Voltages(Vcp,Vcn) are sampled in Cs and CSB. Tracking switches(SW4,SW4B) and switches(SW6,SW6B) connected to an output terminal are switched off. A voltage of the output terminal maintains the last voltage of the phase Phi2. Amplifiers(A2,Cc,CCB) maintain an output function. The voltages(Vcn,Vcp) are applied to Cs and CSB through input switches(SW2,SW2B) at the phase Phi2.
Abstract translation: 提供乘法跟踪和保持放大器，以通过使用两级放大器的补偿电容器作为保持电容器来最大化信号处理的效率。 乘法跟踪和保持放大器在一个周期内处理两个不同的信号。 跟踪和保持放大器维持相位Phi1的先前信号，并以相位Phi2输出新的输入信号。 开关（SW1，SW1B）和采样开关（SW3，SW3B）接通。 电压（Vcp，Vcn）在Cs和CSB中采样。 连接到输出端子的跟踪开关（SW4，SW4B）和开关（SW6，SW6B）关闭。 输出端子的电压维持相位Phi2的最后电压。 放大器（A2，Cc，CCB）保持输出功能。 电压（Vcn，Vcp）通过相位Phi2的输入开关（SW2，SW2B）施加到Cs和CSB。
-
公开(公告)号：KR100684180B1
公开(公告)日：2007-02-20
申请号：KR1020050039175
申请日：2005-05-11
Applicant: 한국전자통신연구원
IPC: H01L27/04 , H01L29/866
Abstract: 본 발명은 반도체 집적회로(Integrated Circuit)에 적용되는 반도체 제어 정류기(Silicon Controlled Rectifier; SCR)를 이용한 정전기 방전(Electro-static discharge; ESD) 보호 회로에 관한 것으로, 제 1 웰 및 제 2 웰이 형성된 반도체 기판; 상기 제 1 웰의 상부에 형성된 제 1 및 제 2 고농도 이온주입 영역; 상기 제 2 웰의 상부에 형성된 제 3 및 제 4 고농도 이온주입 영역; 상기 제 1 웰 및 제 2 웰 계면에 형성된 제 5 고농도 이온주입 영역; 상기 제 5 고농도 이온주입 영역 일측의 상기 제 2 웰 상부에 형성된 제 6 고농도 이온주입 영역; 상기 제 6 고농도 이온주입 영역에 드레인이 접속되고, 상기 제 1 및 제 2 고농도 이온주입 영역에 소스가 접속되고, 게이트가 저항을 통해 상기 제 1 및 제 2 고농도 이온주입 영역에 접속된 제 1 과부하 방지수단; 및 상기 제 5 고농도 이온주입 영역에 드레인이 접속되고, 상기 제 3 및 제 4 고농도 이온주입 영역에 소스가 각각 접속되고, 게이트가 저항을 통해 상기 제 3 및 제 4 고농도 이온주입 영역에 접속된 제 2 과부하 방지수단을 포함한다.
정전기 방전(ESD), 보호 회로, 반도체 제어 정류기(SCR), 제너 접합 다이오드, 트리거 전압-
公开(公告)号：KR100644816B1
公开(公告)日：2006-11-15
申请号：KR1020040105702
申请日：2004-12-14
Applicant: 한국전자통신연구원
Abstract: 본 발명은 위상고정루프를 이용한 Fractional-N 주파수 합성기에 관한 것이다. 본 발명에 따른 주파수 합성기는 고차 시그마-델타 변조기, 펄스-스왈로우 방식의 다중모드 분주기, 저위상잡음을 갖는 부궤환 방식의 LC-공조 전압제어발진기를 포함한다. 이러한 구성에 의해, 본 발명의 시그마-델타 Fractional-N 주파수 합성기는 시그마-델타에 의한 노이즈 쉐이핑과 우수한 스퓨리어스 억제 기능을 가진다.
fractional-N 주파수 합성기, 위상고정루프, 시그마-델타, 펄스-스왈로우, 다중모드 분주기, LC-공조 전압제어발진기
-
-
-
-
-
-
-
-
-
Search Results
221
records
(took 0.028 seconds)
