-
公开(公告)号：KR1020000037693A
公开(公告)日：2000-07-05
申请号：KR1019980052342
申请日：1998-12-01
Applicant: 한국전자통신연구원
IPC: H04B1/40
CPC classification number: H03F1/223 , H03F1/3205 , H03F1/3223
Abstract: PURPOSE: An integrated radio frequency circuit for improving linear characteristics of a small signal using a balun of an active element is provided to improve the performance of an active element, by increasing the linear characteristics of the integrated circuit which operates in response to the small signal and medium power signal, while maintaining a small size, low power consumption and high efficiency of a terminal, using the difference between nonlinear characteristics and a gain according to a gate voltage of a FET transistor. CONSTITUTION: A signal amplifier(10) is driven by external gate voltages(VGG1,VGG2), and performs a cascade amplification at a normal operation point which is determined so as to make the third-order distortion signal intensive. A distortion signal generator(20) is driven by an external gate voltages(VGG3), and generates the third-order distortion signal, based on the nonlinear characteristics of the active element, in order to decrease the amplified the third-order distortion signal from the signal amplifier(10). An insulation part(30) is adapted for an insulation with the external gate voltages(VGG3) applied to the distortion signal generator(20).
Abstract translation: 目的：提供一种用于使用有源元件的平衡 - 不平衡转换器来改善小信号的线性特性的集成射频电路，通过增加响应于小信号而工作的集成电路的线性特性来提高有源元件的性能 和中等功率信号，同时使用根据FET晶体管的栅极电压的非线性特性和增益之间的差异来保持端子的小尺寸，低功耗和高效率。 构成：信号放大器（10）由外部栅极电压（VGG1，VGG2）驱动，并在确定为使三阶失真信号密集的正常工作点进行级联放大。 失真信号发生器（20）由外部栅极电压（VGG3）驱动，并且基于有源元件的非线性特性产生三阶失真信号，以便将放大的三阶失真信号从 信号放大器（10）。 绝缘部件（30）适于与施加到失真信号发生器（20）的外部栅极电压（VGG3）绝缘。
-
公开(公告)号：KR100243658B1
公开(公告)日：2000-02-01
申请号：KR1019960062617
申请日：1996-12-06
Applicant: 한국전자통신연구원
IPC: H01F17/00
CPC classification number: H01L28/10 , H01F2017/0046
Abstract: 무선주파수 집적회로(Radio Frequency Integrated Circuits) 설계에서 임피던스 정합을 위해 사용되는 인덕터 및 그 제조 방법에 관한 것으로서, 본 발명에 따라 제공되는 집적형 인덕터 소자에 있어서는, 인덕터 배선 주위에 전극을 추가 배치하고, 기판과 전극 사이에 역전압을 인가하므로써, 기판 내부에 공핍층을 형성한다. 따라서 기판 변환이 이루어져 인덕터 금속선과 기판사이의 기생 커패시턴스를 감소시킴으로써 향상된 성능을 가진 인덕터를 제조할 수 있다. 본 발명은 또한 금속배선 및 패드를 가진 다른 반도체 소자에도 적용될 수 있다.
-
公开(公告)号：KR1019990047343A
公开(公告)日：1999-07-05
申请号：KR1019970065704
申请日：1997-12-03
Applicant: 한국전자통신연구원
IPC: H01L27/04
Abstract: 본 발명은 실리콘 모노리식 고주파 IC에 적용되는 나선형 인덕터를 제조함에 있어서 기판과 인덕터간의 기생저항과, 인덕터 자체의 저항을 줄일 수 있는 인덕터의 제조방법을 제공한다.
본 발명은 나선형의 형상을 가지는 인덕터의 저항을 감소시키기 위해 인덕터 형성용 금속층을 두껍게 형성하고, 금속층을 패터닝하기 위한 식각 마스크를 유전체막을 이용하여 형성하는 동시에, 기판상의 소자와 인덕터간의 기생용량을 감소시키기 위해 금속 배선을 다층으로 형성하였다.-
公开(公告)号：KR1019990034146A
公开(公告)日：1999-05-15
申请号：KR1019970055644
申请日：1997-10-28
Applicant: 한국전자통신연구원
IPC: H03F3/45
Abstract: 본 발명은 공통 소스 구조와 CMOS 인버터 구조를 갖는 초고주파용 CMOS 저잡음 증폭기 회로에 관한 것이다. 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는 공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로와, 일단이 상기 바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과, CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소� �� 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항과, 일단이 상기 저항에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 저항과 상기 제 4인덕터 사이에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어진다.
-
公开(公告)号：KR1019980050944A
公开(公告)日：1998-09-15
申请号：KR1019960069792
申请日：1996-12-21
Applicant: 한국전자통신연구원
IPC: H01L27/02
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
반도체 소자의 인덕터
2. 발명이 해결하고자하는 기술적 과제
본 발명은 인덕터와 트랜지스터를 별도로 형성하고, 모스트랜지스터의 각 단자에 병렬 혹은 직렬로 인덕터를 자유롭게 구성할 수 있게 함으로써 면적의 증가를 축소함에 있다.
3. 발명의 해결방법의 요지
인덕터가 형성된 구조내에 모스트랜지스터 활성영역의 폭이 W ㎛인 모스트랜지스터 n개 형성하고, 다층 금속 배선 공정을 이용하여 인덕터 배선과 모스트랜지스터의 단자 중 임의의 단자와 연결시킴으로써 인덕터와 모스트랜지스터의 임의의 단자가 직렬로 연결되면서 채널 폭이 W xn ㎛인 모스트랜지스터가 내장된 인덕터 소자를 구현한다.
4. 발명의 중요한 용도
인덕터를 요구하는 반도체 소자-
Patent Agency Ranking
公开(公告)号：KR1019950007422B1
公开(公告)日：1995-07-10
申请号：KR1019920009981
申请日：1992-06-09
Applicant: 한국전자통신연구원
IPC: H01L21/76
Abstract: forming a first oxide film(22) and a nitride film(23) in oder on a silicon substrate (21); etching the first oxide film(22) and a silicon substrate(21) with a mask of a photo-resistor film(24) formed on the nitride film(23) to make a trench having two side walls and one button surface; forming a second oxide film(25) on surfaces of two side walls and the button of the trench to form a channel stop layer by impurity injection; packing poly silicon(28) in the trench; forming a third oxide film(29); and etching the third oxide film(29) to shape an oxide film for separating elements.
Abstract translation: 在硅基板（21）上形成第一氧化膜（22）和氮化物膜（23）; 用形成在氮化物膜（23）上的光电阻膜（24）的掩模蚀刻第一氧化膜（22）和硅衬底（21），以形成具有两个侧壁和一个按钮表面的沟槽; 在两个侧壁和沟槽的按钮的表面上形成第二氧化膜（25），以通过杂质注入形成通道阻挡层; 在沟槽中填充多晶硅（28）; 形成第三氧化膜（29）; 并蚀刻第三氧化膜（29）以形成用于分离元件的氧化膜。
-
-
-
公开(公告)号：KR1019930022587A
公开(公告)日：1993-11-24
申请号：KR1019920006119
申请日：1992-04-13
Applicant: 한국전자통신연구원
IPC: H01L29/76
Abstract: 본 발명은 딥서브 미크론(deep sumicron)급 MOSFET장치의 제조 방법에 관한 것으로, 그 제조방법을 웰을 형성하고 격리(isolation) 시킨다음, 게이트산화막을 증착하고 폴리실리콘 게이트를 형성하고, N층을 형성한 후 측벽스페이서를 형성하고, N
+ 이온주입을 한다음 펀치 쓰루 방지용 이온주입을 하여 자기정렬에 의한 다단구조로 형성하고, CVD산화막을 증착하고, 콘택을 뚫고 금속을 증착하여 패터닝(patterning)함으로써 딥서브 미크론급VLSI를 제조하는데 적합한 것이 특징이다.-
公开(公告)号：KR1019930020719A
公开(公告)日：1993-10-20
申请号：KR1019920004354
申请日：1992-03-17
Applicant: 한국전자통신연구원
IPC: H01L27/092
Abstract: 본 발명은 딥서브 미크론급 CMOS 장치의 제조방법에 관한 것으로서, 그제조방법은 게이트영역을 실리콘 질화막 또는 산화막을 형성한 다음, 충분히 중첩된 LDD구조를 제조하기 위해 n
- 이온주입과 P
- 주입을 완료하고, 이어 식각저지를 위한 산화막을 도포한 다음 래핑하며, 게이트영역 및 측벽 스페이서를 모두 습식식각하여 게이트 틀을 완성하고, 다시 폴리실리콘을 채워서 기계적 또는 화학적 방법으로 에칭백하여 게이트를 형성하는 것을 특징으로 한다.
이로써, 상기 제조방법은 딥서브 마이크론급 VLSI를 제조하는데 적합하다.
-
-
-
-
-
-
-
-
-
Search Results
178
records
(took 0.025 seconds)
