-
公开(公告)号：KR1020030013557A
公开(公告)日：2003-02-15
申请号：KR1020010047622
申请日：2001-08-08
Applicant: 한국전자통신연구원
IPC: H01L21/768
Abstract: PURPOSE: A method for fabricating a metal interconnection of a semiconductor device is provided to prevent a fine pillar-type metal pattern, by making metal layers connected by a pillar-type metal pattern, by forming the metal pattern after a process for patterning a metal layer for forming a lower metal interconnection, by having the lower metal interconnection and the metal pad made of a metal layer, and by making the lower portion of the metal pattern broader than the upper portion. CONSTITUTION: An interlayer dielectric is formed on a semiconductor substrate(301) and patterned to form a contact hole so that a predetermined portion of the substrate is exposed. A metal layer and an anti-reflective coating(ARC) are sequentially formed on the interlayer dielectric to fill the contact hole. The ARC is patterned. The metal layer in the exposed portion is etched to form a lower metal interconnection. After a photoresist layer is formed, a predetermined photoresist layer pattern is formed on the ARC. The photoresist layer is patterned to make the photoresist layer left between the lower metal interconnections. After the ARC is patterned, the metal layer in the exposed portion is etched to form the metal pattern. After a spacer(306) is formed on the sidewall of the metal pattern and the lower metal interconnection, the metal layer in the exposed portion is etched. The second interlayer dielectric(313) is formed and planarized until the surface of the metal pattern is exposed. A metal interconnection is formed on the second interlayer dielectric.
Abstract translation: 目的：提供一种用于制造半导体器件的金属互连的方法，以通过在金属图案化的工艺之后形成金属图案来通过在柱状金属图案上连接金属层来防止细柱型金属图案 通过具有由金属层制成的下金属互连和金属垫，以及通过使金属图案的下部比上部更宽而形成下金属互连的层。 构成：在半导体衬底（301）上形成层间电介质，并构图以形成接触孔，以使衬底的预定部分露出。 在层间电介质上依次形成金属层和抗反射涂层（ARC）以填充接触孔。 ARC图案化。 蚀刻暴露部分中的金属层以形成下部金属互连。 在形成光致抗蚀剂层之后，在ARC上形成预定的光致抗蚀剂层图案。 对光致抗蚀剂层进行图案化以使光致抗蚀剂层留在下部金属互连之间。 在ARC被图案化之后，暴露部分中的金属层被蚀刻以形成金属图案。 在金属图案和下金属互连的侧壁上形成间隔物（306）之后，暴露部分中的金属层被蚀刻。 第二层间电介质（313）形成并平坦化，直到金属图案的表面露出。 在第二层间电介质上形成金属互连。
-
公开(公告)号：KR101593601B1
公开(公告)日：2016-02-15
申请号：KR1020140039956
申请日：2014-04-03
Applicant: 한국전자통신연구원
IPC: B29C33/42 , H01L21/027
CPC classification number: B29C33/3842 , B29C45/17 , B29C59/002 , B29C2033/385 , B29L2031/757
Abstract: 본발명은베이스몰드및 몰드의제조방법에관한것으로, 보다구체적으로는기판상에서로이격되어차례로적층된제1막및 제2막을형성하는것; 상기제1막을패터닝하여제1패턴을형성하는것; 상기제1패턴의양 측벽들상에제1스페이서를형성하는것; 상기제1스페이서를식각마스크로상기제2막을식각하여, 제2패턴을형성하는것; 상기제1스페이서를제거하여, 상기기판상에상기제1패턴및 상기제2패턴을포함하는적층구조체를형성하는것; 및상기적층구조체를덮는몰드막을형성하는것을포함하는몰드의제조방법에관한것이다.
-
公开(公告)号：KR1020120118265A
公开(公告)日：2012-10-26
申请号：KR1020110035737
申请日：2011-04-18
Applicant: 한국전자통신연구원 , 주식회사 실리콘웍스
Abstract: PURPOSE: A semiconductor device is provided to prevent break down due to high pressure bias by including a first epitaxial layer and a second epitaxial layer having different conductive type on a substrate. CONSTITUTION: A first epitaxial layer(102) and a second epitaxial layer(104) are successively laminated on a substrate. A first element comprises a first well. The first well contacts the first epitaxial layer and the second epitaxial layer in a first region. A second element comprises a second well which is separated from the first epitaxial layer. The substrate, the first epitaxial layer, the first well are doped to a first conductivity type. The second epitaxial layer is doped to a second conductive type which is opposed to the first conductivity type.
Abstract translation: 目的：提供半导体器件以通过在衬底上包括具有不同导电类型的第一外延层和第二外延层来防止由于高压偏压而导致的分解。 构成：将第一外延层（102）和第二外延层（104）依次层压在基板上。 第一元件包括第一孔。 第一阱在第一区域中接触第一外延层和第二外延层。 第二元件包括与第一外延层分离的第二阱。 衬底，第一外延层，第一阱被掺杂到第一导电类型。 第二外延层被掺杂到与第一导电类型相对的第二导电类型。
-
公开(公告)号：KR101168155B1
公开(公告)日：2012-07-24
申请号：KR1020080122151
申请日：2008-12-03
Applicant: 한국전자통신연구원
IPC: B24B37/00 , B24B37/34 , H01L21/304
Abstract: 반도체 웨이퍼(wafer)와 같은 피 가공소재를 화학 기계적 폴리싱(chemical mechanical Polishing, CMP)을 통하여 연마하는 화학 기계적 연마장치가 제공된다.
상기 화학 기계적 연마장치는 그 구성 일 예로, 장치 베이스 상에 이동 가능하게 제공된 이동형 장치 프레임;과, 피 가공소재를 연마토록 상기 장치 프레임 사이에 회전 구동 가능하게 제공되는 피 가공소재 연마유닛; 및, 상기 장치 베이스 상에 상기 피 가공소재 연마유닛의 하측에 설치되고 상기 피 가공소재가 장착되는 피 가공소재 홀더유닛을 포함하여 구성될 수 있다.
이와 같은 본 발명에 의하면, 기존 연마장치의 구조를 개선하여 반도체 웨이퍼와 같은 정밀 가공을 요하는 소재의 연마 평탄성과 정밀성을 부가하면서도, 소재 전체면으로 균일한 연마를 가능하게 하는 개선된 효과를 얻을 수 있다.
화학 기계적 폴리싱(CMP), 드럼형 CMP 장치, 웨이퍼 연마, 연마패드-
公开(公告)号：KR1020090044181A
公开(公告)日：2009-05-07
申请号：KR1020070110150
申请日：2007-10-31
Applicant: 한국전자통신연구원
IPC: H01L31/101 , H01L29/70
CPC classification number: G01J5/20 , H01L21/762 , H01L27/1203
Abstract: 본 발명은 바이폴라 트랜지스터 기반의 비냉각형 적외선 센서 및 그의 제조 방법에 관한 것으로, 기판; 상기 기판으로부터 부유되도록 형성된 적어도 하나의 바이폴라 트랜지스터; 및 상기 적어도 하나의 바이폴라 트랜지스터의 상측면에 형성된 열 흡수층을 포함하고, 상기 적어도 하나의 바이폴라 트랜지스터 각각은 상기 열 흡수층을 통해 흡수된 열에 따라 출력값을 가변하는 것을 특징으로 하며, 이에 의하여 CMOS 공정과 양립되면서도 보다 우수한 온도 변화 감지 특성을 제공할 수 있다.
적외선 센서, 비냉각형, 바이폴라 트랜지스터-
Patent Agency Ranking
公开(公告)号：KR100572853B1
公开(公告)日：2006-04-24
申请号：KR1020030097048
申请日：2003-12-26
Applicant: 한국전자통신연구원
IPC: H01L31/10
CPC classification number: H01L31/02161 , H01L31/02019 , H01L31/022408
Abstract: 본 발명은 반도체 위에 계면전하 또는 포획전하를 가지는 투광성의 비전도성 물질을 증착하여, 반도체 표면을 공핍시키고, 이 공핍영역을 빛의 감지영역으로 사용하는 광센서를 제작함으로서, 자외선 및 푸른색 영역 파장의 빛에 대한 감지 능력을 향상시키고, 가시광 및 적외선 영역의 광을 여과할 수 있으며, 일반적인 실리콘 CMOS 공정과도 양립할수 있는 광센서를 제작하는 것이다.
광센서, 포획전하, 계면전하, 공핍영역-
公开(公告)号：KR100531012B1
公开(公告)日：2005-11-28
申请号：KR1020030050042
申请日：2003-07-22
Applicant: 한국전자통신연구원
IPC: H01L21/22
Abstract: 본 발명은 반도체 소자의 제조 공정에서 열산화, 열확산, 각종 어닐과 같은 웨이퍼 프로세스에 사용되는 횡형 확산로에 관한 것이다. 원통 형태의 석영 튜브에는 비스듬히 절재된 모양의 경사진 개구부가 형성되어 보트가 내부에 위치된 상태에서 개구부를 통해 웨이퍼를 보트에 용이하게 적재할 수 있으며, 개구부를 밀폐하기 위한 튜브 덮개에는 다수의 가스 유출공을 갖는 가스 주입구가 형성되어 반응가스가 석영 튜브 내부로 균일하게 공급됨으로써 두께가 균일한 박막을 성장시킬 수 있다. 또한, 본 발명에 따르면 튜브 덮개가 개구부에 덮힌 상태에서 석영 튜브가 반응실로 이동하기 때문에 외부로부터 대기가스의 유입이 차단되어 자연산화막의 성장이 최소화된다.
-
公开(公告)号：KR1020050065888A
公开(公告)日：2005-06-30
申请号：KR1020030097048
申请日：2003-12-26
Applicant: 한국전자통신연구원
IPC: H01L31/10
CPC classification number: H01L31/02161 , H01L31/02019 , H01L31/022408
Abstract: 본 발명은 반도체 위에 계면전하 또는 포획전하를 가지는 투광성의 비전도성 물질을 증착하여, 반도체 표면을 공핍시키고, 이 공핍영역을 빛의 감지영역으로 사용하는 광센서를 제작함으로서, 자외선 및 푸른색 영역 파장의 빛에 대한 감지 능력을 향상시키고, 가시광 및 적외선 영역의 광을 여과할 수 있으며, 일반적인 실리콘 CMOS 공정과도 양립할수 있는 광센서를 제작하는 것이다.
-
公开(公告)号：KR100485129B1
公开(公告)日：2005-04-25
申请号：KR1020020070288
申请日：2002-11-13
Applicant: 한국전자통신연구원
IPC: H01J1/30
Abstract: 본 발명은 전계 방출 소자의 제조 방법에 관한 것으로, 케소드를 형성하기 위해 도전층을 건식식각하는 과정에서 식각된 도전물의 재증착을 이용하여 케소드 측벽에 케소드 팁을 형성한다. 도전물의 재증착에 의해 형성된 케소드 팁의 선단은 선형으로 이루어지기 때문에 점 형상을 갖는 종래의 케소드 팁에 비해 높은 방전효율을 갖는다. 또한, 식각물질과 반응가스에 따라 건식식각 시 재증착이 일어나는 다양한 금속물질을 이용하여 케소드를 형성할 수 있으므로 방전수명이 양호한 금속을 사용하면 특성이 개선된 케소드 팁을 형성할 수 있으며, 저온에서 공정이 진행되므로 유리 기판의 사용도 가능해진다.
-
公开(公告)号：KR1020050010661A
公开(公告)日：2005-01-28
申请号：KR1020030050042
申请日：2003-07-22
Applicant: 한국전자통신연구원
IPC: H01L21/22
Abstract: PURPOSE: A lateral diffusion furnace for manufacturing a semiconductor device is provided to load easily a wafer on a boat in a quartz tube by using a tilted opening of the quartz tube and to grow a uniform thin film and minimize the growth of a native oxide layer by preventing an atmospheric gas from permeating into the tube using a tube lid having a gas injection port with a plurality of gas outlet holes. CONSTITUTION: A lateral diffusion furnace includes a reaction chamber(11) with a heating coil(13), a boat(14) for loading wafers(15), a tube and a tube lid. The tube(12) includes a tilted opening(B) for exposing the boat to the outside. The tube lid(20) is used for sealing the tube by covering the opening of the tube. The tube lid includes a gas injection port(17) with a plurality of gas outlet holes(21).
Abstract translation: 目的：提供用于制造半导体器件的横向扩散炉，通过使用石英管的倾斜开口容易地在石英管中的船上加载晶片，并且生长均匀的薄膜并使天然氧化物层的生长最小化 通过使用具有具有多个气体出口孔的气体注入口的管盖来防止大气气体渗透到管中。 构成：横向扩散炉包括具有加热线圈（13）的反应室（11），用于装载晶片（15）的船（14），管和管盖。 管（12）包括用于将船暴露到外部的倾斜开口（B）。 管盖（20）用于通过覆盖管的开口来密封管。 管盖包括具有多个气体出口孔（21）的气体注入口（17）。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.026 seconds)
