-
公开(公告)号：KR1019910003808A
公开(公告)日：1991-02-28
申请号：KR1019890010528
申请日：1989-07-25
IPC: H01L27/108
Abstract: 내용 없음.
-
-
公开(公告)号：KR1019900001399B1
公开(公告)日：1990-03-09
申请号：KR1019870014846
申请日：1987-12-23
IPC: H01L29/78
Abstract: The manufacturing method for a MOS transistor for high density and low leakage current includes the following steps; (a) forming a field oxide film (17) by wet oxidation method and an active region (16) on the surface of a Bionimplanted Si substrate (18); (b) forming self- alined source/drain as using the oxide film (19) formed on (18) and P, AS ion implanted polysilicon (20); (c) forming sidewall polysilicon (21) to connect the n-LDD region (25) by reactive ion etching the surface of (20), (18); (d) forming a gate oxide (24) and a gate electrode (23) by using the dry oxidation of the surface of (16), (21).
Abstract translation: 用于高密度和低漏电流的MOS晶体管的制造方法包括以下步骤： （a）通过湿法氧化法形成场氧化膜（17）和在Bionimplied Si衬底（18）的表面上形成有源区（16）; （b）使用形成在（18）上的氧化物膜（19）和P，AS离子注入的多晶硅（20）上形成自分离的源极/漏极; （c）通过对（20），（18）的表面进行反应离子蚀刻来形成侧壁多晶硅（21）以连接n-LDD区域（25）; （d）通过使用（16），（21）的表面的干式氧化形成栅极氧化物（24）和栅电极（23）。
-
-
公开(公告)号：KR100497334B1
公开(公告)日：2005-06-28
申请号：KR1020020069436
申请日：2002-11-09
Applicant: 한국전자통신연구원
Abstract: 본 발명은 감지된 적외선 정보가 열전도에 의하여 짧은 시각내에 감쇄하는 것을 방지하는데 적합한 적외선 감지기용 픽셀 및 그 제조 방법을 제공하기 위한 것으로, 본 발명의 적외선 감지기용 픽셀은 적외선 판독회로용 전극을 포함하는 적외선 판독용 집적회로가 형성된 반도체 기판, 상기 반도체 기판상에 공기 간극을 두고 이격되며 적어도 하나 이상의 복수개 적외선감지층이 게이트로 구비되어 어레이를 이루는 TFT로 이루어진 적외선 감지부된 적외선 감지부, 및 상기 적외선 감지부와 상기 적외선 판독회로용 전극을 연결하는 전도성 연결전극을 포함하여, 가스 또는 적외선 등을 감지하는 게이트에 의하여 트랜지스터 드레인 전류가 변화하는 TFT 구조가 진공이나 공기간극에 의하여 반도체 기판과 이격되므로써 감지된 정보가 열전도에 의하여 � ��은 시각내에 감쇄하는 것을 방지하기 때문에 주사방식용 감지기 어레이를 구현할 수 있다.
-
Patent Agency Ranking
公开(公告)号：KR100419571B1
公开(公告)日：2004-02-19
申请号：KR1020000087031
申请日：2000-12-30
Applicant: 한국전자통신연구원
IPC: G11C11/22
Abstract: PURPOSE: A single transistor ferroelectric memory device is provided, which minimizes a capacitance coupling by reducing a capacitance between adjacent wells, and minimizes an RC delay time by reducing a resistance of the well. CONSTITUTION: A p+ doped layer(402) is formed on an n silicon substrate(401), and a p well(403) is formed thereon. An n+ source/drain(404) is formed on a surface of the p well, and a ferroelectric transistor is constituted by stacking a ferroelectric thin film and a gate electrode on the p well between the source and the drain. And a p+ diffusion layer(408) is formed by being separated from the source/drain by a field oxide(407b) on the surface of the p well. A metal layer(410) is contacted to the n+ source/drain and the p+ diffusion layer through an interlayer insulation film(409) respectively. A trench oxide(411) is formed into a fixed depth of the n silicon substrate by penetrating the p+ doped layer from the surface of the p well. Because a pulse voltage is applied to each port independently by the trench oxide, an electrical disturb from a device array of an adjacent column is prevented during a read/write operation.
Abstract translation: 目的：提供单晶体管铁电存储器件，其通过减小相邻阱之间的电容来最小化电容耦合，并通过减小阱的电阻来最小化RC延迟时间。 构成：在n硅衬底（401）上形成p +掺杂层（402），并在其上形成p阱（403）。 在p阱的表面上形成n +源极/漏极（404），并且通过在源极和漏极之间的p阱上堆叠铁电薄膜和栅电极来构成铁电晶体管。 并且通过在p阱的表面上通过场氧化物（407b）与源极/漏极分离来形成p +扩散层（408）。 金属层（410）分别通过层间绝缘膜（409）与n +源极/漏极和p +扩散层接触。 通过从p阱的表面穿透p +掺杂层，将沟槽氧化物（411）形成为n型硅衬底的固定深度。 由于沟槽氧化物独立地向每个端口施加脉冲电压，因此在读取/写入操作期间防止来自相邻列的器件阵列的电气干扰。
-
公开(公告)号：KR1020000007778A
公开(公告)日：2000-02-07
申请号：KR1019980027278
申请日：1998-07-07
Applicant: 한국전자통신연구원
IPC: H05B33/10
Abstract: PURPOSE: An electroluminescence device structure is provided to have a stable and big current even in a low acting voltage by accelerating injected electron into an electroluminescent layer. CONSTITUTION: The electroluminescence device is composed of: the first insulating layer formed on a silicon substrate; the first electrode(3) formed by metal film on the upper part of the first insulating layer; a ferroelectric layer(4) formed over the first electrode and working as an electron generator if feeding the pulse voltage of the positive voltage and the negative voltage that have a regular period, to the first electrode; and a second electrode(5) formed on the upper part of the ferroelectric layer having a regular interval.
Abstract translation: 目的：通过将注入的电子加速到电致发光层中，电致发光器件结构即使在低作用电压下也具有稳定和大电流。 构成：电致发光元件由在硅衬底上形成的第一绝缘层构成; 所述第一电极（3）由所述第一绝缘层的上部的金属膜形成; 形成在所述第一电极上并且作为电子发生器的铁电层（4），其将正电压的脉冲电压和具有规则周期的负电压馈送到所述第一电极; 以及形成在铁电体层的上部的规定间隔的第二电极（5）。
-
公开(公告)号：KR100223020B1
公开(公告)日：1999-10-01
申请号：KR1019960033171
申请日：1996-08-09
Applicant: 한국전자통신연구원
IPC: H01L21/28
Abstract: 본 발명은 반도체 장치 제조 방법에 관한 것으로, 콘택 홀 형성 공정이 포함된 반도체 장치 제조 과정중에 갯터링 공정을 수행함으로써 콘택홀 밑면의 반도체 기판 계면에 존재하는 무기물류, 유기물류, 금속류 등의 각종 오염물을 제거할 수 있으며, 또한 콘택 홀 영역의 반도체 기판 표면 및 계면의 결정 특성을 단결정 수준으로 복원시킬 수 있어 금속-반도체 기판간에 이루어지는 콘택의 저항 특성을 향상시킬 수 있는 반도체 장치 제조 방법이 개시된다.
-
公开(公告)号：KR100218691B1
公开(公告)日：1999-09-01
申请号：KR1019960052619
申请日：1996-11-07
Applicant: 한국전자통신연구원
IPC: H01L29/78
Abstract: 다결정 규소 소오스/드레인 전극을 가지는 모스 트랜지스터를 제조하기 위해 CMP공정을 수행할 경우 넓은 소오스/드레인 영역에 dishing현상이 발생되어 소오스/드레인 영역이 외부 전극과 단절되는 문제점을 해결하기 위해 여러개의 소오스/드레인 전극을 분할하고 그 전극 사이에 산화막 기둥을 형성함으로서 CMP 공정시 균일한 두게의 다결정규소를 얻을 수 있으며, dishing 현상의 발생을 억제할 수 있는 다중 소오스/드레인 전극을 갖는 모스 트랜지스터 제조 방법이 개시된다.
-
-
-
-
-
-
-
-
Search Results
109
records
(took 0.018 seconds)
