公开(公告)号：DE112010003269T5

公开(公告)日：2013-04-25

申请号：DE112010003269

申请日：2010-08-04

Applicant: IBM

Inventor： BANGSARUNTIP SARUNYA ,  EDELSTEIN DANIEL C ,  KOESTER STEVEN ,  SOLOMAN PAUL M ,  HINSBERG WILLIAM D ,  KIM HO-CHEOL

IPC: H01L21/44

Abstract: Es wird eine Kopplung zwischen einer Struktur mit sublithographischem Rasterabstand und einer Struktur mit lithographischem Rasterabstand gebildet. Eine Vielzahl von leitfähigen Linien mit einem sublithographischen Rasterabstand kann lithographisch strukturiert und entlang einer Linie mit einem Winkel von weniger als 45 Grad bezüglich der Längsrichtung der Vielzahl von leitfähigen Linien geschnitten werden. Alternativ kann ein Copolymer, gemischt mit einem Homopolymer, in einem ausgesparten Bereich angeordnet und selbstorganisiert werden, um eine Vielzahl von leitfähigen Linien mit einem sublithographischen Rasterabstand in dem Bereich mit konstanter Breite und einer lithographischen Abmessung zwischen benachbarten Linien in einem trapezförmigen Bereich zu bilden. In einer weiteren Alternative kann eine erste Vielzahl von leitfähigen Linien mit dem sublithographischen Rasterabstand und eine zweite Vielzahl von leitfähigen Linien mit dem lithographischen Rasterabstand auf der gleichen oder einer anderen Ebene gebildet werden.

公开(公告)号：GB2494947A

公开(公告)日：2013-03-27

申请号：GB201208378

申请日：2011-03-31

Applicant: IBM

Inventor： SLEIGHT JEFFREY ,  BANGSARUNTIP SARUNYA ,  COHEN GUY

IPC: H01L29/04 ,  H01L29/06 ,  H01L29/786

Abstract: A method of modifying a wafer having a semiconductor disposed on an insulator is provided and includes forming first and second nanowire channels connected at each end to semiconductor pads at first and second wafer regions, respectively, with second nanowire channel sidewalls being misaligned relative to a crystallographic plane of the semiconductor more than first nanowire channel sidewalls and displacing the semiconductor toward an alignment condition between the sidewalls and the crystallographic plane such that thickness differences between the first and second nanowire channels reflect the greater misalignment of the second nanowire channel sidewalls.

公开(公告)号：GB2494311A

公开(公告)日：2013-03-06

申请号：GB201219460

申请日：2011-03-22

Applicant: IBM

Inventor： BANGSARUNTIP SARUNYA ,  COHEN GUY ,  MAJUMDAR AMLAN ,  SLEIGHT JEFFREY

IPC: H01L29/06 ,  B82Y10/00 ,  G11C11/412 ,  G11C11/54 ,  H01L27/092 ,  H01L27/11 ,  H01L27/12 ,  H01L29/775 ,  H03K19/20

Abstract: An inverter device includes a first nanowire connected to a voltage source node and a ground node, a first p-type field effect transistor (pFET) device having a gate disposed on the first nanowire, and a first n-type field effect transistor (nFET) device having a gate disposed on the first nanowire.

公开(公告)号：GB2485493A

公开(公告)日：2012-05-16

申请号：GB201200163

申请日：2010-08-04

Applicant: IBM

Inventor： BANGSARUNTIP SARUNYA ,  EDELSTEIN DANIEL C ,  KIM HO-CHEOL ,  KOESTER STEVEN ,  SOLOMON PAUL M ,  HINSBERG WILLIAM

IPC: H01L21/311 ,  H01L21/44 ,  H01L21/768

Abstract: An interconnection between a sublithographic-pitched structure and a lithographic pitched structure is formed. A plurality of conductive lines having a sublithographic pitch may be lithographically patterned and cut along a line at an angle less than 45 degrees from the lengthwise direction of the plurality of conductive lines. Alternately, a copolymer mixed with homopolymer may be placed into a recessed area and self-aligned to form a plurality of conductive lines having a sublithographic pitch in the constant width region and a lithographic dimension between adjacent lines at a trapezoidal region. Yet alternately, a first plurality of conductive lines with the sublithographic pitch and a second plurality of conductive lines with the lithographic pitch may be formed at the same level or at different.