中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

28 records (took 0.027 seconds)

    Performing arithmetic operations using both large and small floating point values
    21.
    发明专利
    Performing arithmetic operations using both large and small floating point values 未知

    公开(公告)号：GB2511986A

    公开(公告)日：2014-09-17

    申请号：GB201411244

    申请日：2012-11-21

    Applicant: IBM

    Inventor： STUECHELI JEFFREY A ,  RETTER ERIC EUGENE ,  RAJAMANI KARTHICK ,  MEALEY BRUCE ,  CARTER JOHN BRUCE

    IPC: G06F7/483 ,  G06F5/01

    Abstract: Mechanisms are provided for performing a floating point arithmetic operation in a data processing system. A plurality of floating point operands of the floating point arithmetic operation are received and bits in a mantissa of at least one floating point operand of the plurality of floating point operands are shifted. One or more bits of the mantissa that are shifted outside a range of bits of the mantissa of at least one floating point operand are stored and a vector value is generated based on the stored one or more bits of the mantissa that are shifted outside of the range of bits of the mantissa of the at least one floating point operand. A resultant value is generated for the floating point arithmetic operation based on the vector value and the plurality of floating point operands.

    Using hot and cold memory tiers to increase the memory capacity in power-constrained systems
    22.
    发明专利
    Using hot and cold memory tiers to increase the memory capacity in power-constrained systems 未知

    公开(公告)号：GB2497835A

    公开(公告)日：2013-06-26

    申请号：GB201219071

    申请日：2012-10-24

    Applicant: IBM

    Inventor： RAJAMANI KARTHICK ,  CARTER JOHN BRUCE ,  HUANG WEI ,  SUDAN KSHITIJ ,  RAWSON FREEMAN LEIGH III

    IPC: G06F1/32

    Abstract: Disclosed is a method, system, and computer program product that increases the capacity of a memory. The method uses an application executing on a host system, the memory includes a set of ranks. The memory is configured to form a cold tier and a hot tier, each tier including a subset of the ranks in the memory. When a memory access request is made a determination is made whether the page to which the memory access request is directed is located in the cold tier in the memory. If the requested page is located in the cold tier of the memory, the memory access request is throttled by delaying the processing of the memory access request. If the requested page is located in the hot tier the method may determine whether to delay the request, by determining if processing the request will exceed a power budget. The method may count the number of access requests to the pages to determine if the page should be moved between the tiers based on the exceeding of a count threshold.

    Synchronisierte Drosselung von Befehlen zur Stromaufnahmeverwaltung bei Speichern auf der Grundlage von Lastzyklen in Mehrkanalsystemen
    23.
    发明专利
    Synchronisierte Drosselung von Befehlen zur Stromaufnahmeverwaltung bei Speichern auf der Grundlage von Lastzyklen in Mehrkanalsystemen 未知

    公开(公告)号：DE102012221418A1

    公开(公告)日：2013-06-13

    申请号：DE102012221418

    申请日：2012-11-23

    Applicant: IBM

    Inventor： DODSON JOHN ,  RAJAMANI KARTHICK ,  RETTER ERIC ,  WRIGHT KENNETH

    IPC: G06F13/16

    Abstract: Eine Technik zum Drosseln von Speicherbefehlen in einem partitionierten Speicherteilsystem beinhaltet das Empfangen eines Synchronisationsbefehls durch eine in mehreren Speichersteuereinheiten enthaltene Haupt-Speichersteuereinheit. Der Synchronisationsbefehl enthält Befehlsdaten, die eine zugehörige Synchronisationsanzeige (z. B. ein oder mehrere Synchronisationsbits) für jede der mehreren Speichersteuereinheiten beinhalten, und jede der mehreren Speichersteuereinheiten steuert eine entsprechende Partition des partitionierten Speicherteilsystems. Als Reaktion auf das Empfangen des Synchronisationsbefehls leitet die Haupt-Speichersteuereinheit den Synchronisationsbefehl an die mehreren Speichersteuereinheiten weiter. Als Reaktion auf das Empfangen des weitergeleiteten Synchronisationsbefehls deaktiviert jede der mehreren Speichersteuereinheiten ein zugehöriges Statusbits. Als Reaktion auf das Empfangen des weitergeleiteten Synchronisationsbefehls ermittelt jede der mehreren Speichersteuereinheiten, ob die zugeordnete Synchronisationsanzeige aktiviert ist. Dann sendet jede der mehreren Speichersteuereinheiten mit der zugehörigen aktivierten Synchronisationsanzeige den weitergeleiteten Synchronisationsbefehl an die zugehörige Stromaufnahmesteuerlogik.

    Erhöhen der Speicherkapazität in Systemen mit eingeschränkter elektischer Leistungsaufnahme
    24.
    发明专利
    Erhöhen der Speicherkapazität in Systemen mit eingeschränkter elektischer Leistungsaufnahme 未知

    公开(公告)号：DE102012219907A1

    公开(公告)日：2013-05-16

    申请号：DE102012219907

    申请日：2012-10-31

    Applicant: IBM

    Inventor： CARTER JOHN BRUCE ,  HUANG WEI ,  RAJAMANI KARTHICK ,  RAWSON III FREEMAN LEIGH ,  SUDAN KSHITIJ

    IPC: G11C8/00 ,  G06F9/50 ,  G06F12/02 ,  G06F13/12

    Abstract: In den veranschaulichenden Ausführungsformen werden ein Verfahren, System und Computerprogrammprodukt zum Erhöhen der Kapazität eines Speichers bereitgestellt. Unter Verwendung einer Anwendung, die unter Verwendung eines Prozessors ausgeführt wird, wobei der Speicher eine Reihe von Datenebenen aufweist, wird der Speicher derart konfiguriert, dass er eine inaktive Schicht und eine aktive Schicht bildet, wobei die inaktive Schicht eine erste Teilmenge von Datenebenen aus der Reihe von Datenebenen in dem Speicher aufweist, und die aktive Schicht eine zweite Teilmenge von Datenebenen aus der Reihe von Datenebenen in dem Speicher aufweist. Es wird ermittelt, ob sich eine Seite, an die eine Speicher-Zugriffsanforderung gerichtet ist, in der inaktiven Schicht in dem Speicher befindet. Als Reaktion darauf, dass sich die Seite in der inaktiven Schicht des Speichers befindet, wird die Verarbeitung der Speicher-Zugriffsanforderung durch Verarbeiten der Speicher-Zugriffsanforderung mit einer Verzögerung gedrosselt.

    Transparente Steigerung von Energieeinsparungen in einer Energieverbrauchs-Steuerungsumgebung
    25.
    发明专利
    Transparente Steigerung von Energieeinsparungen in einer Energieverbrauchs-Steuerungsumgebung 未知

    公开(公告)号：DE112011102115T5

    公开(公告)日：2013-03-28

    申请号：DE112011102115

    申请日：2011-06-08

    Applicant: IBM

    Inventor： NAYAR NARESH ,  RAWSON III FREEMAN LEIGH ,  RAJAMANI KARTHICK

    IPC: G06F1/32

    Abstract: Es wird ein Mechanismus zur transparenten Konsolidierung von Betriebsmitteln logischer Partitionen bereitgestellt. Als Reaktion auf das Vorhandensein des nicht gefalteten Betriebsmittels auf einem Ursprungs-Betriebsmittelchip stellt der Virtualisierungsmechanismus fest, ob ein Ziel-Betriebsmittelchip vorhanden ist, um entweder die Operationen des nicht gefalteten Betriebsmittels mit einem gefalteten Betriebsmittel auf dem Ziel-Chip zu tauschen oder die Operationen des nicht gefalteten Betriebsmittels zu einem nicht gefalteten Betriebsmittel auf dem Ziel-Chip zu migrieren. Als Reaktion auf das Vorhandensein des gefalteten Betriebsmittels auf dem Ziel-Betriebsmittelchip tauscht der Virtualisierungsmechanismus auf transparente Weise die Operationen des nicht gefalteten Betriebsmittels von dem Ursprungs-Betriebsmittelchip zu dem gefalteten Betriebsmittel auf dem Ziel-Betriebsmittelchip, wobei das gefaltete Betriebsmittel auf dem Ursprungs-Betriebsmittelchip nach dem Tausch gefaltet bleibt. Als Reaktion auf das Nichtvorhandensein eines weiteren nicht gefalteten Betriebsmittels auf dem Ursprungs-Betriebsmittelchip versetzt der Virtualisierungsmechanismus den Ursprungs-Betriebsmittelchip in einen höheren Energiesparmodus.

    Transparently increasing power savings in a power management environment
    26.
    发明专利
    Transparently increasing power savings in a power management environment 未知

    公开(公告)号：GB2494825A

    公开(公告)日：2013-03-20

    申请号：GB201300084

    申请日：2011-06-08

    Applicant: IBM

    Inventor： NAYAR NARESH ,  RAWSON FREEMAN LEIGH III ,  RAJAMANI KARTHICK

    IPC: G06F1/32

    Abstract: A mechanism is provided for transparently consolidating resources of logical partitions. Responsive to the existence of the non-folded resource on an originating resource chip, the virtualization mechanism determines whether there is a destination resource chip to either exchange operations of the non-folded resource with a folded resource on the destination chip or migrate operations of the non- folded resource to a non-folded resource on the destination chip. Responsive to the existence of the folded resource on the destination resource chip, the virtualization mechanism transparently exchanges the operations of the non- folded resource from the originating resource chip to the folded resource on the destination resource chip, where the folded resource remains folded on the originating resource chip after the exchange. Responsive to the absence of another non-folded resource on the originating resource chip, the vitalization mechanism places the originating resource chip into a deeper power saving mode.

Patent Agency Ranking