公开(公告)号：DE112011100445T5

公开(公告)日：2013-04-04

申请号：DE112011100445

申请日：2011-02-01

Applicant: IBM

Inventor： BEDELL STEPHEN ,  SADANA DEVENDRA ,  FOGEL KEITH ,  VICHICONTI JAMES ,  KIM JEE HWAN ,  INNS DANIEL

IPC: H01L21/18

Abstract: Ein Verfahren für den Schichttransfer unter Verwendung einer mit Bor dotierten Silicium-Germanium(SiGe)-Schicht beinhaltet das Bilden einer mit Bor dotierten SiGe-Schicht auf einem Volumen-Silicium-Substrat; das Bilden einer oberen Silicium(Si)-Schicht über der mit Bor dotierten SiGe-Schicht; das Wasserstoffpassivieren der mit Bor dotierten SiGe-Schicht; das Verbinden der oberen Si-Schicht mit einem alternativen Substrat; und das Fortpflanzen einer Bruchstelle an einer Grenzfläche zwischen der mit Bor dotierten SiGe-Schicht und dem Volumen-Silicium-Substrat. Ein System für den Schichttransfer unter Verwendung einer mit Bor dotierten Silicium-Germanium(SiGe)-Schicht beinhaltet ein Volumen-Silicium-Substrat; eine auf dem Volumen-Silicium-Substrat gebildete, mit Bor dotierte SiGe-Schicht, so dass sich die mit Bor dotierte SiGe-Schicht unter einer oberen Silicium(Si)-Schicht befindet, wobei die mit Bor dotierte SiGe-Schicht so ausgebildet ist, dass sich nach Wasserstoffpassivieren der mit Bor dotierten SiGe-Schicht eine Bruchstelle an einer Grenzfläche zwischen der mit Bor dotierten SiGe-Schicht und dem Volumen-Silicium-Substrat fortpflanzt; und ein alternatives, mit der oberen Si-Schicht verbundenes Substrat.

公开(公告)号：AT552611T

公开(公告)日：2012-04-15

申请号：AT04703076

申请日：2004-01-16

Applicant: IBM

Inventor： CHEN HUAJIE ,  BEDELL STEPHEN ,  SADANA DEVENDRA ,  MOCUTA DAN

IPC: H01L21/331 ,  H01L21/02 ,  H01L21/20 ,  H01L21/205 ,  H01L21/316 ,  H01L21/762 ,  H01L21/84 ,  H01L29/10 ,  H01L29/786

Abstract: A method of forming a silicon germanium on insulator (SGOI) structure. A SiGe layer is deposited on an SOI wafer. Thermal mixing of the SiGe and Si layers is performed to form a thick SGOI with high relaxation and low stacking fault defect density. The SiGe layer is then thinned to a desired final thickness. The Ge concentration, the amount of relaxation, and stacking fault defect density are unchanged by the thinning process. A thin SGOI film is thus obtained with high relaxation and low stacking fault defect density. A layer of Si is then deposited on the thin SGOI wafer. The method of thinning includes low temperature (550° C.-700° C.) HIPOX or steam oxidation, in-situ HCl etching in an epitaxy chamber, or CMP. A rough SiGe surface resulting from HIPOX or steam oxidation thinning is smoothed with a touch-up CMP, in-situ hydrogen bake and SiGe buffer layer during strained Si deposition, or heating the wafer in a hydrogen environment with a mixture of gases HCl, DCS and GeH4.

公开(公告)号：AT368939T

公开(公告)日：2007-08-15

申请号：AT04809708

申请日：2004-09-10

Applicant: IBM

Inventor： BEDELL STEPHEN ,  CHOE KWANG SU ,  FOGEL KEITH ,  SADANA DEVENDRA

IPC: H01L21/762 ,  C22F1/10 ,  H01L21/20

Abstract: A simple and direct method of forming a SiGe-on-insulator that relies on the oxidation of a porous silicon layer (or region) that is created beneath a Ge-containing layer is provided. The method includes the steps of providing a structure comprising a Si-containing substrate having a hole-rich region formed therein and a Ge-containing layer atop the Si-containing substrate; converting the hole-rich region into a porous region; and annealing the structure including the porous region to provide a substantially relaxed SiGe-on-insulator material.

公开(公告)号：DE112019002427B4

公开(公告)日：2025-02-06

申请号：DE112019002427

申请日：2019-06-18

Applicant: IBM

Inventor： DE SOUZA JOEL PEREIRA ,  COLLINS JOHN ,  SADANA DEVENDRA ,  BEDELL STEPHEN ,  OTT JOHN ,  HOPSTAKEN MARINUS JOHANNES PETRUS

IPC: H01M10/052 ,  H01M4/134 ,  H01M4/1395 ,  H01M4/38 ,  H01M10/056

Abstract: Batterie, aufweisend:eine Lithium enthaltende Kathodenmaterialschicht;eine Anodenstruktur von einheitlicher Konstruktion, und welche eine nicht-poröse Zone und eine poröse Zone umfasst, die eine obere poröse Schicht mit einer ersten Dicke und einer ersten Porosität und eine untere poröse Schicht aufweist, die unterhalb der oberen porösen Schicht angeordnet ist und eine Grenzfläche mit der nicht-porösen Zone bildet, wobei zumindest ein oberer Abschnitt der nicht-porösen Zone und die Gesamtheit der porösen Zone aus Silicium aufgebaut sind und wobei die untere poröse Schicht eine zweite Dicke aufweist, die größer als die erste Dicke ist, und eine zweite Porosität aufweist, die größer als die erste Porosität ist; undeine Elektrolytzone, welche zwischen der oberen porösen Schicht der Anodenstruktur und der Lithium enthaltenden Kathodenmaterialschicht angeordnet ist.

公开(公告)号：DE112021000358T5

公开(公告)日：2022-12-08

申请号：DE112021000358

申请日：2021-02-03

Applicant: IBM

Inventor： LI NING ,  KIM WANKI ,  SADANA DEVENDRA

IPC: H01L27/24 ,  H01L21/62 ,  H01L45/00

Abstract: Eine Phasenwechselspeicher(PCM)-Struktur, die zur Durchführung eines schrittweisen Rücksetzvorgangs gestaltet ist, enthält eine erste und eine zweite Elektrode und eine Phasenwechselmaterialschicht, die zwischen der ersten und der zweiten Elektrode angeordnet ist. Die PCM-Struktur enthält ferner eine Wärmeisolationsschicht, die auf wenigstens Seitenwänden der ersten und der zweiten Elektrode und der Phasenwechselmaterialschicht angeordnet ist. Die Wärmeisolationsschicht ist dafür gestaltet, ungleichförmiges Erhitzen der Phasenwechselmaterialschicht bereitzustellen. Gegebenenfalls kann die Wärmeisolationsschicht als ein Luftspalt gebildet sein. Die PCM-Struktur kann mit der ersten und der zweiten Elektrode in einer vertikalen oder einer lateralen Anordnung ausgerichtet gestaltet sein.

公开(公告)号：DE112021001159T5

公开(公告)日：2022-12-01

申请号：DE112021001159

申请日：2021-02-17

Applicant: IBM

Inventor： LI NING ,  KIM WANKI ,  BEDELL STEPHEN ,  SADANA DEVENDRA

IPC: G11C13/00

Abstract: Eine Vorrichtung enthält ein analoges Phasenänderungsspeicher-Array, das ein Array von Zellen enthält, die durch erste Leitungen und zweite Leitungen adressierbar sind und auf die über diese zugegriffen werden kann. Die Vorrichtung enthält eine oder mehrere Einheiten, die mit der einen oder mehreren ersten Leitungen verbunden sind. Die eine oder mehreren Einheiten können mit der einen oder mehreren ersten Leitungen verbunden oder von diesen getrennt werden, um die Widerstandsdrift des Phasenänderungsspeichers mindestens einer der Zellen in der einen oder mehreren ersten Leitungen zu kompensieren. Die Vorrichtung kann auch eine Steuerschaltung enthalten, die zum Senden eines identischen Einstellimpulses unter Verwendung der ersten Leitungen und zweiten Leitungen einmal während jedes Zeitraums nacheinander durch die eine oder mehreren Einheiten zu mehreren einzelnen Phasenänderungsspeicher-Widerständen in dem Phasenänderungsspeicher-Array konfiguriert ist.

公开(公告)号：AU2021234173A1

公开(公告)日：2022-08-04

申请号：AU2021234173

申请日：2021-02-03

Applicant: IBM

Inventor： LI NING ,  KIM WANKI ,  SADANA DEVENDRA

IPC: H01L45/00

Abstract: A phase change memory (PCM) structure configured for performing a gradual reset operation includes first and second electrodes and a phase change material layer disposed between the first and second electrodes. The PCM structure further includes a thermal insulation layer disposed on at least sidewalls of the first and second electrodes and phase change material layer. The thermal insulation layer is configured to provide non-uniform heating of the phase change material layer. Optionally, the thermal insulation layer may be formed as an air gap. The PCM structure may be configured having the first and second electrodes aligned in a vertical or a lateral arrangement.

公开(公告)号：DE112020005252T5

公开(公告)日：2022-07-21

申请号：DE112020005252

申请日：2020-11-20

Applicant: IBM

Inventor： LI NING ,  DE SOUZA JOEL ,  BEDELL STEPHEN ,  SADANA DEVENDRA

IPC: H01L45/00 ,  H01L21/82 ,  H01L27/24

Abstract: Eine untere Elektrode (110) wird auf ein Substrat (105) abgeschieden. Eine Schicht aus dielektrischem Material (115) wird auf die untere Elektrode (110) abgeschieden. In der Schicht aus dielektrischem Material (115) wird ein Loch erzeugt. Eine ablösbare Schicht (116) wird auf die Schicht aus dielektrischem Material (115) aufgeschleudert und gebrannt. Eine Photoresistschicht (117) wird auf die ablösbare Schicht (116) aufgeschleudert und gebrannt. UV-Lithographie wird durchgeführt, um eine Öffnung über dem Loch in der Schicht aus dielektrischem Material (115) zu bilden. Eine Ag-Schicht (120) wird auf der verbleibenden strukturierten Schicht aus dielektrischem Material und der Photoresistschicht (117) abgeschieden. Eine Germanium-Antimon-Tellurid(GST)-Schicht (130) wird auf die Ag-Schicht (120) abgeschieden. Eine obere Elektrode (140) wird auf die GST-Schicht (130) abgeschieden. Die Ag-Schicht (120), die GST-Schicht (130) und die obere Elektrode (140), die auf der Photoresistschicht (117) angeordnet sind, werden zusammen mit der Photoresistschicht (117) und der ablösbaren Schicht (116) entfernt.

公开(公告)号：DE112020001916T5

公开(公告)日：2022-01-13

申请号：DE112020001916

申请日：2020-06-15

Applicant: IBM

Inventor： HOLMES STEVEN ,  SADANA DEVENDRA ,  BEDELL STEPHEN

IPC: A61B5/00 ,  A61B5/291 ,  A61B5/383 ,  A61N1/05 ,  G01N21/49 ,  G01N21/55 ,  G01S17/02

Abstract: Ein Verfahren enthält ein Implantieren eines implantierbaren Biosensors innerhalb eines Probanden, wobei der implantierbare Biosensor eine Anordnung von Lichtquellen und eine Anordnung von Lichtdetektoren besitzt, um Lichtsignale auf eine Zielgewebestelle in dem Probanden zu richten, ein Erfassen mit den Lichtdetektoren der Lichtsignale, die von der Zielstelle reflektiert werden, ein Berechnen einer Umlaufausbreitungszeit für jedes der Lichtsignale und ein Vergleichen der Umlaufausbreitungszeit für jedes der Lichtsignale mit vorherigen berechneten jeweiligen Umlaufausbreitungszeiten, um ein Auftreten einer Änderung an der Zielgewebestelle zu bestimmen.

公开(公告)号：DE102016222085A1

公开(公告)日：2017-06-08

申请号：DE102016222085

申请日：2016-11-10

Applicant: IBM

Inventor： LI NING ,  SADANA DEVENDRA ,  SPRATT WILLIAM T

IPC: G01N21/64

Abstract: Es wird ein System zum Detektieren von Fluoreszenzstrahlung bereitgestellt. Das System zum Detektieren von Fluoreszenzstrahlung enthält eine Strahlungsquelle zum Emittieren von Anregungslicht; eine Probeneinheit, in der eine Probe angeordnet ist; einen ersten Lichtwellenleiter zum Verbinden der Strahlungsquelle mit der Probeneinheit; einen Avalanche-Photodiodenmatrix-Detektor zum Empfangen einer durch die Probe erzeugten Fluoreszenzstrahlung, wenn die Probe mit dem Anregungslicht bestrahlt wird; und einen zweiten Lichtwellenleiter zum Verbinden der Probeneinheit mit dem Avalanche-Photodiodenmatrix-Detektor, wobei der zweite Lichtwellenleiter eine numerische Apertur von gleich oder größer als 0,15 hat und der zweite Lichtwellenleiter so angeordnet ist, dass eine Längsachse des zweiten Lichtwellenleiters senkrecht zu einer Längsachse des ersten Lichtwellenleiters ist. Auch ein Verfahren zum Detektieren von Fluoreszenzstrahlung und ein computergestütztes Verfahren zum Detektieren von Fluoreszenzstrahlung werden bereitgestellt.