公开(公告)号：DE112011100788T5

公开(公告)日：2013-02-28

申请号：DE112011100788

申请日：2011-02-24

Applicant: IBM

Inventor： WONG KEITH KWONG HON ,  SIMON ANDREW H ,  KWON UNOH ,  LI ZHENGWEN ,  PAPADATOS FILIPPOS ,  CHUDZIK MICHAEL P

IPC: H01L21/8238 ,  H01L27/092

Abstract: Eine elektrische Einheit wird mit einem Halbleiterbauelement (105) des p-Typs bereitgestellt, das über eine erste Gate-Struktur (60) verfügt, die ein Gate-Dielektrikum (10) auf einem Halbleitersubstrat (5), eine Austrittsarbeitsmetallschicht (25) des p-Typs, eine aus Titan und Aluminium bestehende Metallschicht (28) und eine aus Aluminium bestehende Metallfüllung (29) umfasst. Ein Halbleiterbauelement (100) des n-Typs befindet sich ebenfalls auf dem Halbleitersubstrat, das eine zweite Gate-Struktur umfasst, die ein Gate-Dielektrikum, eine aus Titan und Aluminium bestehende Metallschicht und eine aus Aluminium bestehende Metallfüllung umfasst. Ein Zwischenebenendielektrikum (30) befindet sich über dem Halbleitersubstrat. Das Zwischenebenendielektrikum umfasst Zwischenverbindungen (80) zu den Source- und Drain-Bereichen der Halbleiterbauelemente des p-Typs und n-Typs. Die Zwischenverbindungen bestehen aus einer Metallschicht, die aus Titan und Aluminium besteht, und einer Metallfüllung, die aus Aluminium besteht. Die vorliegende Offenbarung stellt ferner ein Verfahren zum Bilden der oben genannten Struktur bereit.

公开(公告)号：CA2514454A1

公开(公告)日：2004-08-19

申请号：CA2514454

申请日：2004-01-23

Applicant: IBM

Inventor： SIMON ANDREW H ,  GEFFKEN ROBERT M ,  MARINO JEFFREY R ,  COONEY EDWARD C III ,  STAMPER ANTHONY K

IPC: H01L21/768

Abstract: A semiconductor device which includes an improved liner structure formed in a via having extended sidewall portions and a bottom penetrating a metal line. The liner structure includes two liner layers, the first being on the via sidewalls, but not the bottom, and the second being on the first layer and the extended sidewall portions and bottom of the via. A method of making the liner structure, in which the first layer is deposited prior to an etching or cleaning step, which extends the via into the metal line, is also disclosed.

公开(公告)号：GB2512009B

公开(公告)日：2015-02-25

申请号：GB201412533

申请日：2013-01-10

Applicant: IBM

Inventor： BAO JUNJING ,  BONILLA GRISELDA ,  CHANDA KAUSHIK ,  CHOI SAMUEL S ,  FILIPPI RONALD G ,  GRUNOW STEPHAN ,  LUSTIG NAFTALI E ,  MOY DAN ,  SIMON ANDREW H

IPC: H01L21/768 ,  H01L23/525

Abstract: A BEOL e-fuse is disclosed which reliably blows in the via and can be formed even in the tightest pitch BEOL layers. The BEOL e-fuse can be formed utilizing a line first dual damascene process to create a sub-lithographic via to be the programmable link of the e-fuse. The sub-lithographic via can be patterned using standard lithography and the cross section of the via can be tuned to match the target programming current.

公开(公告)号：DE102004028026B4

公开(公告)日：2006-08-10

申请号：DE102004028026

申请日：2004-06-09

Applicant: INFINEON TECHNOLOGIES AG ,  IBM

Inventor： KUMAR KAUSHIK ,  CLEVENGER LARRY ,  DALTON TIMOTHY J ,  LA TULIPE DOUGLAS C ,  COWLEY ANDY ,  KALTALIOGLU ERDEM ,  SCHACHT JOCHEN ,  HOINKIS MARK ,  SIMON ANDREW H ,  KALDOR STEFFEN ,  YANG CHIH-CHAO

IPC: H01L21/3213 ,  H01L21/033 ,  H01L21/311 ,  H01L21/768

公开(公告)号：DE102004028026A1

公开(公告)日：2005-02-03

申请号：DE102004028026

申请日：2004-06-09

Applicant: INFINEON TECHNOLOGIES AG ,  IBM

Inventor： KUMAR KAUSHIK ,  CLEVENGER LARRY ,  DALTON TIMOTHY J ,  LA TULIPE DOUGLAS C ,  COWLEY ANDY ,  KALTALIOGLU ERDEM ,  SCHACHT JOCHEN ,  HOINKIS MARK ,  SIMON ANDREW H ,  KALDOR STEFFEN ,  YANG CHIH-CHAO

IPC: H01L21/033 ,  H01L21/311 ,  H01L21/768 ,  H01L21/3213