公开(公告)号：DE102020121309A1

公开(公告)日：2022-02-17

申请号：DE102020121309

申请日：2020-08-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ARNOLD THORSTEN ,  THEES HANS-JÜRGEN ,  BABURSKE ROMAN ,  PHILIPPOU ALEXANDER ,  IMPERIALE ILARIA

IPC: H01L29/739 ,  H01L21/331 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: Vorgeschlagen wird eine Leistungs-Halbleitervorrichtung (100). Die Leistungs-Halbleitervorrichtung (100) enthält eine Vielzahl erster Grabenstrukturen (102), die sich von einer ersten Hauptoberfläche (104) aus bis zu einer ersten Tiefe (d1) in einen Halbleiterkörper (106) erstrecken. Die Vielzahl erster Grabenstrukturen (102) erstreckt sich parallel entlang einer ersten lateralen Richtung (x1). Jede der Vielzahl erster Grabenstrukturen (102) enthält ein erstes Dielektrikum (1021) und eine erste Elektrode (1022). Die Leistungs-Halbleitervorrichtung enthält ferner eine Vielzahl zweiter Grabenstrukturen (108), die sich von der ersten Hauptoberfläche (104) aus bis zu einer zweiten Tiefe (d2), die geringer als die erste Tiefe (d1) ist, in den Halbleiterkörper (106) erstrecken. Die Vielzahl zweiter Grabenstrukturen (108) erstreckt sich parallel entlang einer zweiten lateralen Richtung (x2) erstreckt und schneidet die Vielzahl erster Gräben an Schnittpunktpositionen (110). Jede der Vielzahl zweiter Grabenstrukturen (108) enthält ein zweites Dielektrikum (1081) und eine zweite Elektrode (1082). Das zweite Dielektrikum (1081) ist an den Schnittpunktpositionen (110) zwischen der ersten Elektrode (1022) und der zweiten Elektrode (1082) angeordnet.

公开(公告)号：DE102017124871B4

公开(公告)日：2021-06-17

申请号：DE102017124871

申请日：2017-10-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BINA MARKUS ,  DAINESE MATTEO ,  JAEGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  PHILIPPOU ALEXANDER ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  VELLEI ANTONIO ,  LEENDERTZ CASPAR ,  SANDOW CHRISTIAN PHILIPP

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06

Abstract: Leistungshalbleiter-Vorrichtung (1), umfassend einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12), wobei die Leistungshalbleiter-Vorrichtung (1) ausgelegt ist, einen Laststrom entlang einer vertikalen Richtung (Z) zwischen den Anschlüssen (11, 12) zu leiten, und umfassend:- ein aktives Zellengebiet (1-2) mit einem Driftgebiet (100) von einem ersten Leitfähigkeitstyp;- ein Randabschlussgebiet (1-3) mit einem Wannengebiet (109) von einem zweiten Leitfähigkeitstyp;- eine Vielzahl von IGBT-Zellen (1-1), die innerhalb des aktiven Zellengebiets (1-2) angeordnet sind, wobei jede der IGBT-Zellen (1-1) eine Vielzahl von Gräben (14, 15, 16) umfasst, die sich in das Drift-Gebiet (100) entlang der vertikalen Richtung (Z) erstrecken und die lateral eine Vielzahl von Mesen (18, 19) begrenzen;wobei die Vielzahl an Gräben Folgendes beinhaltet:- mindestens einen Steuergraben (14), der eine Steuerelektrode (141) aufweist;- mindestens einen Dummy-Graben (15), der eine Dummy-Elektrode (151) aufweist, die elektrisch mit der Steuerelektrode (141) gekoppelt ist;- mindestens einen Source-Graben (16), der eine Source-Elektrode (161) aufweist, die elektrisch mit dem ersten Lastanschluss verbunden ist;wobei die Vielzahl an Mesen Folgendes beinhaltet:- mindestens eine aktive Mesa (18), die zwischen dem mindestens einen Steuergraben (14) und dem mindestens einen Source-Graben (16) angeordnet ist;- mindestens eine inaktive Mesa (19), die angrenzend an den mindestens einen Dummy-Graben (15) angeordnet ist;- ein elektrisch potentialfreies Barrierengebiet (105) von dem zweiten Leitfähigkeitstyp, wobei sich mindestens sowohl ein Boden (155) des Dummy-Grabens (15) als auch ein Boden (165) des Source-Grabens (16) mindestens teilweise in das elektrisch potentialfreie Barrierengebiet (105) erstrecken, und wobei ein Abschnitt des Drift-Gebiets (100), der in einer lateralen Richtung (X, Y) zwischen dem elektrisch potentialfreien Barrierengebiet (105) und dem Wannengebiet (109) angeordnet ist, eine laterale Ausdehnung von mindestens 1 µm in der lateralen Richtung aufweist.

公开(公告)号：DE102017107174B4

公开(公告)日：2020-10-08

申请号：DE102017107174

申请日：2017-04-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： JÄGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  PHILIPPOU ALEXANDER ,  VELLEI ANTONIO

IPC: H01L29/739 ,  H01L21/331

Abstract: Ein IGBT (1), umfassend:- einen Halbleiterkörper (10), der an einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12) des IGBT (1) gekoppelt ist und ein Driftgebiet (100) umfasst, das konfiguriert ist zum Leiten eines Laststroms zwischen den Anschlüssen (11, 12), wobei das Driftgebiet (100) Dotierstoffe von einem ersten Leitfähigkeitstyp umfasst:- mindestens eine Leistungseinheitszelle (1-1), die Folgendes enthält- mindestens einen Steuergraben (14) mit einer Steuergrabenelektrode (141) und mindestens einem Dummy-Graben (15) mit einer Dummy-Grabenelektrode (151);- mindestens ein aktives Mesa (18), umfassend ein Sourcegebiet (101) mit Dotierstoffen vom ersten Leitfähigkeitstyp und elektrisch mit dem ersten Lastanschluss (11) verbunden, und ein Kanalgebiet (102) mit Dotierstoffen von einem zweiten Leitfähigkeitstyp und das Sourcegebiet (101) und das Driftgebiet (100) trennend, wobei in dem aktiven Mesa (18) mindestens eine jeweilige Sektion jedes Sourcegebiets (101), des Kanalgebiets (102) und des Driftgebiets (100) bei einer Seitenwand (144) des Steuergrabens (14) angeordnet sind und wobei die Steuergrabenelektrode (141) konfiguriert ist zum Empfangen eines Steuersignals von einem Steueranschluss (13) des IGBT (1) und zum Steuern des Laststroms in dem aktiven Mesa (18); und- mindestens ein inaktives Mesa (19), angeordnet bei dem mindestens einen Dummy-Graben (15), wobei ein Übergang (191) zwischen dem ersten Lastanschluss (11) und dem inaktiven Mesa (19) eine elektrische Isolation (112) mindestens für Ladungsträger vom ersten Leitfähigkeitstyp bereitstellt; und- ein elektrisch potentialfreies Halbleiterbarrierengebiet (105), implementiert in dem Halbleiterkörper (10) und umfassend Dotierstoffe vom zweiten Leitfähigkeitstyp, wobei das Barrierengebiet (105) mit jedem des aktiven Mesa (18) und einem Boden (155) des Dummy-Grabens (15) lateral überlappt.

公开(公告)号：DE102016107311B3

公开(公告)日：2017-08-31

申请号：DE102016107311

申请日：2016-04-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BINA MARKUS ,  PHILIPPOU ALEXANDER ,  NIEDERNOSTHEIDE FRANZ-JOSEF

IPC: H01L27/088 ,  H01L25/16 ,  H01L29/739 ,  H01L29/78

Abstract: Ein Ausführungsbeispiel einer Halbleitervorrichtung umfasst ein Transistorzellarray in einem Halbleiterkörper (110). Das Transistorzellarray umfasst Transistorzelleinheiten (101). Jede der Transistorzelleinheiten (101) umfasst jeweils einen Steueranschluss (C) und erste und zweite Lastanschlüsse (L1, L2). Die Transistorzelleinheiten (101) sind elektrisch parallel verbunden, und die Steueranschlüsse (C) der Transistorzelleinheiten (101) sind elektrisch verbunden. Eine erste Gruppe (102) der Transistorzelleinheiten (101) weist eine erste Schwellspannung (Vth1) auf. Eine zweite Gruppe (103) der Transistorzelleinheiten (101) weist eine zweite Schwellspannung (Vth2) größer als die erste Schwellspannung (Vth1) auf. Eine Kanalweite (w1) einer Transistorzelleinheit (101) der ersten Gruppe (102) ist kleiner als eine Kanalweite (w2) einer Transistorzelleinheit (101) der zweiten Gruppe (103).

公开(公告)号：DE102013103219B4

公开(公告)日：2017-01-05

申请号：DE102013103219

申请日：2013-03-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WERBER DOROTHEA ,  MAUDER ANTON ,  PFIRSCH FRANK ,  SCHULZE HANS-JOACHIM ,  HIRLER FRANZ ,  PHILIPPOU ALEXANDER

IPC: H01L29/739 ,  H01L29/06

Abstract: Rückwärts leitende Halbleitervorrichtung, umfassend: eine Driftzone (106) eines ersten Leitfähigkeitstyps, die zwischen einer ersten Seite (102) und einer zweiten Seite (105) eines Halbleiterkörpers (101) angeordnet ist; einen ersten Bereich (107) des ersten Leitfähigkeitstyps und einen zweiten Bereich (108) eines zweiten Leitfähigkeitstyps, die nacheinander entlang einer ersten Richtung parallel zu der zweiten Seite (105) angeordnet sind; eine Elektrode (111) an der zweiten Seite angrenzend an die ersten und zweiten Bereiche (107, 108); einen dritten Halbleiterbereich (109) des zweiten Leitfähigkeitstyps, der zwischen der Driftzone (106) und dem ersten Bereich (107) angeordnet ist, wobei der dritte Halbleiterbereich (109) beabstandet von dem zweiten Bereich (108) und von der zweiten Seite (105) gelegen ist, und der dritte Halbleiterbereich vollständig die ersten und zweiten Halbleiterbereiche bedeckt.

公开(公告)号：DE102014113557A1

公开(公告)日：2016-03-24

申请号：DE102014113557

申请日：2014-09-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LAVEN JOHANNES GEORG ,  PHILIPPOU ALEXANDER ,  JÄGER CHRISTIAN ,  PFIRSCH FRANK

IPC: H01L29/739 ,  H01L27/06 ,  H01L29/78 ,  H01L29/861

Abstract: Eine Halbleitervorrichtung (500) umfasst einen Halbleiterkörper (100) einschließlich einer Driftzone (121), die einen pn-Übergang (pn1) mit einem Emitterbereich (140) bildet. Eine erste Lastelektrode (310) ist an einer Vorderseite des Halbleiterkörpers (100). Eine zweite Lastelektrode (320) ist an einer Rückseite des Halbleiterkörpers (100) entgegengesetzt zu der Vorderseite. Ein oder mehrere variable resistive Elemente (190) sind elektrisch in einem gesteuerten Pfad zwischen der Driftzone (121) und einer der ersten und zweiten Lastelektroden (310, 320) verbunden. Die variablen resistiven Elemente (190) aktivieren und deaktivieren elektronische Elemente der Halbleitervorrichtung (500) abhängig von einer Änderung des Betriebszustandes der Halbleitervorrichtung (500).

公开(公告)号：DE102013103219A1

公开(公告)日：2013-10-10

申请号：DE102013103219

申请日：2013-03-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WERBER DOROTHEA ,  MAUDER ANTON ,  PFIRSCH FRANK ,  SCHULZE HANS-JOACHIM ,  HIRLER FRANZ ,  PHILIPPOU ALEXANDER

IPC: H01L29/739 ,  H01L29/06

Abstract: Ein Halbleiter umfasst eine Driftzone (106) eines ersten Leitfähigkeitstyps, die zwischen einer ersten Seite (102) und einer zweiten Seite (105) eines Halbleiterkörpers (101) angeordnet ist. Die Halbleitervorrichtung umfasst weiterhin einen ersten Bereich (107) eines ersten Leitfähigkeitstyps und einen zweiten Bereich (108) eines zweiten Leitfähigkeitstyps, die aufeinander folgend entlang einer ersten Richtung parallel zu der zweiten Seite (105) angeordnet sind. Die Halbleitervorrichtung umfasst außerdem eine Elektrode (111) an der zweiten Seite (105), die an die ersten und zweiten Bereiche (107, 108) angrenzt. Die Halbleitervorrichtung hat außerdem einen dritten Bereich (109) des zweiten Leitfähigkeitstyps, der zwischen der Driftzone (106) und dem ersten Bereich (107) gelegen ist. Der dritte Bereich (109) ist beabstandet von dem zweiten Bereich (108) und der zweiten Seite (105) gelegen.

公开(公告)号：DE102023202032A1

公开(公告)日：2024-09-12

申请号：DE102023202032

申请日：2023-03-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PHILIPPOU ALEXANDER ,  BABURSKE ROMAN ,  PFIRSCH FRANK ,  NIEDERNOSTHEIDE FRANZ JOSEF

IPC: H01L29/739 ,  H01L21/331 ,  H01L21/336 ,  H01L29/78

Abstract: Es wird eine Halbleitervorrichtung (100) vorgeschlagen. Die Halbleitervorrichtung (100) umfasst einen Halbleiterkörper (110) mit einer Grabentransistorzellenanordnung. Die Grabentransistorzellenanordnung umfasst eine erste Grabentransistorzelleneinheit (102) und eine zweite Grabentransistorzelleneinheit (103). Transistorzellen (101), die auf der ersten Grabentransistorzelleneinheit (102) basieren, und Transistorzellen (101), die auf der zweiten Grabentransistorzelleneinheit (103) basieren, sind elektrisch parallel geschaltet.Die erste Grabentransistorzelleneinheit (102) umfasst eine erste Schwellenspannung (Vth1). Die zweite Grabentransistorzelleneinheit (103) umfasst eine zweite Schwellenspannung (Vth2), die größer als die erste Schwellenspannung (Vth1) ist. Ein Absolutwert von dU/dt beim Einschalten eines Nennstroms der Transistorzellenanordnung beträgt mindestens 50 % eines Absolutwerts von dU/dt beim Einschalten von 10 % des Nennstroms der Transistorzellenanordnung, wobei dU/dt die zeitliche Ableitung einer Spannung U zwischen Lastanschlüssen (L1, L2) der Grabentransistorzellenanordnung ist.

公开(公告)号：DE102019128394A1

公开(公告)日：2021-04-22

申请号：DE102019128394

申请日：2019-10-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： VAN TREEK VERA ,  JÄGER CHRISTIAN ,  PHILIPPOU ALEXANDER ,  MÜLLER CHRISTIAN ROBERT ,  NIEDERNOSTHEIDE FRANZ-JOSEF ,  PFIRSCH FRANK DIETER ,  BABURSKE ROMAN ,  SPECHT JUDITH

IPC: H01L23/482 ,  H01L29/739 ,  H01L29/45

Abstract: Ein Halbleiter-Die (510) enthält einen Halbleiterkörper (100). Der Halbleiterkörper (100) enthält einen ersten aktiven Bereich (191) und einen zweiten aktiven Bereich (192). Der erste aktive Bereich (191) enthält erste Sourcegebiete (111). Der zweite aktive Bereich (192) enthält zweite Sourcegebiete (112). Eine Gatestruktur (150) erstreckt sich von einer ersten Oberfläche (101) in den Halbleiterkörper (100). Die Gatestruktur (150) hat eine longitudinale Gate-Ausdehnung (lg) entlang einer ersten lateralen Richtung (291). Ein erstes Last-Pad (311) und die ersten Sourcegebiete (111) sind elektrisch verbunden. Ein zweites Last-Pad (312) und die zweiten Sourcegebiete (112) sind elektrisch verbunden. Eine Lücke (230) trennt das erste Last-Pad (311) und das zweite Last-Pad (312) lateral. Eine laterale longitudinale Ausdehnung der Lücke (230) ist parallel zur ersten Richtung (291) oder weicht von der ersten Richtung (291) um nicht mehr als 60 Grad ab. Eine Verbindungsstruktur (390) verbindet das erste Last-Pad (311) und das zweite Last-Pad (312) elektrisch. Die Verbindungsstruktur (390) ist in einer Vertiefung, die sich von der ersten Oberfläche (101) in den Halbleiterkörper (100) erstreckt, und/oder in einer auf der ersten Oberfläche (101) ausgebildeten Verdrahtungsschicht ausgebildet.

公开(公告)号：DE102017124872B4

公开(公告)日：2021-02-18

申请号：DE102017124872

申请日：2017-10-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BINA MARKUS ,  DAINESE MATTEO ,  JÄGER CHRISTIAN ,  LAVEN JOHANNES GEORG ,  PHILIPPOU ALEXANDER ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  VELLEI ANTONIO

IPC: H01L21/331 ,  H01L21/266 ,  H01L29/739

Abstract: Verfahren (2) zur Bearbeitung einer Leistungshalbleiter-Vorrichtung (1), umfassend:- Vorsehen eines Halbleiterkörpers (10) mit einem Drift-Gebiet (100) von einem ersten Leitfähigkeitstyp;- Erzeugen (20) einer Vielzahl von Gräben (14, 15, 16), wobei sich die Gräben (14, 15, 16) in den Halbleiterkörper (10) entlang einer vertikalen Richtung (Z) erstrecken und einander benachbart entlang einer ersten lateralen Richtung (X) angeordnet sind;- Vorsehen (22) einer Maskenanordnung (30) auf dem Halbleiterkörper (10), wobei die Maskenanordnung (30) eine laterale Struktur (301) aufweist, gemäß der einige der Gräben (14, 15, 16) freigelegt sind und mindestens einer der Gräben (14, 15, 16) von der Maskenanordnung (30) bedeckt ist;- Aussetzen (24) des Halbleiterkörpers (10) und der Maskenanordnung (30) einem Schritt zum Bereitstellen eines Dotierungsmaterials, wodurch, unter Böden der freiliegenden Gräben (14, 15, 16), eine Vielzahl von Dotierungsgebieten (1059) von einem zweiten Leitfähigkeitstyp, der zu dem ersten Leitfähigkeitstyp komplementär ist, erzeugt wird;- Entfernen (26) der Maskenanordnung (30); - Aussetzen (28) des Halbleiterkörpers (10) einem Temperaturausheilschritt, wodurch bewirkt wird, dass sich die Vielzahl von Dotierungsgebieten (1059) parallel zu der ersten lateralen Richtung (X) derart erstreckt, dass die Dotierungsgebiete (1059) miteinander überlappen und ein Barrierengebiet (105) von dem zweiten Leitfähigkeitstyp benachbart den Böden der freiliegenden Gräben (14, 15, 16) bilden; wobei das Verfahren (2) weiter umfasst:- Bilden der Gräben (14, 15, 16) als:- mindestens einen Steuergraben (14), der eine Steuerelektrode (141) aufweist; und- mindestens einen Dummy-Graben (15), der eine Dummy-Elektrode (151) aufweist;- Bilden, in dem Halbleiterkörper (10) und zwischen den Gräben (14, 15, 16)- mindestens einer aktiven Mesa (18), die benachbart dem mindestens einen Steuergraben (14) angeordnet ist, wobei die Steuerelektrode (141) ausgelegt ist, ein Steuersignal zu empfangen und einen Laststrom in der aktiven Mesa (18) zu steuern; und- mindestens einer inaktiven Mesa (19), die benachbart dem mindestens einen Dummy-Graben (15) angeordnet ist; wobei das Barrierengebiet (105) derart erzeugt wird, dass es lateral mit der mindestens einen inaktiven Mesa (19) überlappt.