公开(公告)号：KR1020110106559A

公开(公告)日：2011-09-29

申请号：KR1020100025653

申请日：2010-03-23

Applicant: 선문대학교 산학협력단

Inventor： 이용민 ,  이계신

IPC: H03M1/66

CPC classification number: H03M1/66 ,  H03M2201/62 ,  H03M2201/8152 ,  H03M2201/932

Abstract: 본 발명의 디지털 아날로그 컨버터는, n비트 디지털 입력데이터를 아날로그 출력데이터로 변환하는 디지털 아날로그 컨버터에 있어서, 제1클럭에 의해 스위칭되어 제1전압 입력단자에 전기적으로 연결됨으로써 제1전압을 전달하는 제1 연결스위치; n/2개의 상위비트 디지털 입력데이터의 논리 레벨에 따라 각각 스위칭되어, 제1 연결스위치를 통하여 전달된 제1전압에 해당하는 전압을 전달하는 n/2개의 상위비트 데이터스위치부; n/2개의 하위비트 디지털 입력데이터의 논리 레벨에 따라 각각 스위칭되어, 제2전압 입력단자의 제2전압에 해당하는 전압을 전달하는 n/2개의 하위비트 데이터스위치부; 각각의 일측단자와 타측단자에 전달되는, n/2개의 상위비트 데이터스위치부로부터의 전압과, n/2개의 하위비트 데이터스위치부로부터의 전압을 인가받아 각각의 전하량을 충전하는 n/2개의 가중치 커패시터; 제2클럭에 의해 스위칭되어 n/2개의 상위비트 데이터스위치부에 전기적으로 연결됨으로써 n/2개의 가중치 커패시터의 합산된 전하량을 전달하는 제2 연결스위치; 및 제2 연결스위치를 통하여 전달되는, n/2개의 가중치 커패시터의 합산된 전하량에 해당하는 값을 입력하여 해당하는 아날로그 출력데이터를 출력하는 신호출력부를 포함하는 것을 특징으로 한다.

公开(公告)号：KR1020110070709A

公开(公告)日：2011-06-24

申请号：KR1020100035946

申请日：2010-04-19

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  한선호 ,  김영화 ,  조성환

IPC: H03M1/38

CPC classification number: H03M1/0621 ,  H03M1/002 ,  H03M1/18 ,  H03M1/38 ,  H03M2201/2233 ,  H03M2201/615 ,  H03M2201/62 ,  H03M2201/63

Abstract: PURPOSE: A successive approximation analog-digital converter is provided to have very strong feature to process change, by performing an analog-digital conversion operation by comprising a minimum number of capacitors. CONSTITUTION: A reference current supply part(210) supplies a reference current. A signal storage part(220) stores a reference signal and an input signal. The reference signal is generated by charging the reference current. The input signal is inputted from the outside. A comparison part(230) compares the reference signal with the input signal. A control part(240) generates a digital output signal. The control part controls the reference current supply part. The amount of the reference current supplied to the signal storage part is changed in proportion to a binary code.

Abstract translation: 目的：提供逐次逼近模拟 - 数字转换器以具有非常强大的处理变化的特征，通过包括最小数量的电容器执行模数转换操作。 构成：参考电流供应部分（210）提供参考电流。 信号存储部分（220）存储参考信号和输入信号。 通过对参考电流充电来产生参考信号。 输入信号从外部输入。 比较部分（230）将参考信号与输入信号进行比较。 控制部（240）产生数字输出信号。 控制部控制参考电流供给部。 提供给信号存储部分的参考电流的量与二进制码成比例地改变。

公开(公告)号：KR1020100099626A

公开(公告)日：2010-09-13

申请号：KR1020090018210

申请日：2009-03-03

Applicant: 한국과학기술원

Inventor： 장영신 ,  이상국 ,  류승탁

IPC: H03M1/12 ,  H03M3/02

CPC classification number: H03M3/464 ,  H03M1/12 ,  H03M2201/6157 ,  H03M2201/62

Abstract: PURPOSE: A digital feed forward sigma-delta modulator in an analog-digital converter and a modulating method thereof are provided to reduce the area of the analog circuit and power consumption by processing the feed forward signal as the digital domain. CONSTITUTION: A plurality of integrators(110-1-110-n) outputs the analog signal which is corresponded by integrating the analog signal. A plurality of multiplier outputs the analog signal by respectively applying the analog signals outputted from the integrators. A plurality of quantizers(130-0-130-n) respectively outputs the digital signal which is corresponded to by implementing the quantization for analog signal outputted from the multipliers.

Abstract translation: 目的：提供模拟数字转换器中的数字前馈Σ-Δ调制器及其调制方法，以通过处理作为数字域的前馈信号来减小模拟电路的面积和功耗。 构成：多个积分器（110-1-110-n）输出通过对模拟信号进行积分而对应的模拟信号。 多个乘法器通过分别施加从积分器输出的模拟信号来输出模拟信号。 多个量化器（130-0-130-n）分别输出通过实现从乘法器输出的模拟信号的量化而对应的数字信号。

公开(公告)号：KR1020090106229A

公开(公告)日：2009-10-08

申请号：KR1020080031796

申请日：2008-04-04

Applicant: 포항공과대학교 산학협력단

Inventor： 박기현 ,  정성훈 ,  김동언 ,  강봉구

IPC: H03M1/66

CPC classification number: H03M1/662 ,  H03M2201/61 ,  H03M2201/62 ,  H03M2201/625 ,  H03M2201/932

Abstract: PURPOSE: A digital to analog converter with high resolution is provided to reduce the area of a circuit by a layout and a manufacturing cost by simplifying a circuit configuration. CONSTITUTION: A first DAC(110) receives a first digital signal and outputs a first analog signal. A second DAC(120) receives a second digital signal and outputs a second digital signal. An attenuator(140) attenuates the second analog signal. A signal synthesizer(150) synthesizes the first analog signal and the attenuated second analog signal.

Abstract translation: 目的：提供高分辨率的数模转换器，通过简化电路配置，通过布局和制造成本降低电路面积。 构成：第一DAC（110）接收第一数字信号并输出​​第一模拟信号。 第二DAC（120）接收第二数字信号并输出​​第二数字信号。 衰减器（140）衰减第二模拟信号。 信号合成器（150）合成第一模拟信号和衰减的第二模拟信号。

公开(公告)号：KR100789700B1

公开(公告)日：2008-01-02

申请号：KR1020060076927

申请日：2006-08-16

Applicant: 주식회사 실리콘웍스

Inventor： 한대근 ,  김대성 ,  나준호 ,  김언영 ,  김수우

IPC: H03M1/66

CPC classification number: H03M1/66 ,  H03M1/002 ,  H03M2201/62 ,  H03M2201/932

Abstract: A digital to analog converter having a pseudo segment resistor cell is provided to reduce the area of a layout and power consumption by employing the pseudo segment resistor cell. A digital to analog converter(300) includes a resistor array(310) and a switch block(320). The resistor array outputs a plurality of segment voltages(VR1~VR257) having the voltage level between a reference highest voltage(VR-MAX) and a reference lowest voltage(VR-MIN). The switch block divides digital data into front data and termination data, selects a segment reference highest voltage and a segment reference lowest voltage of the front data among the plurality of segment voltages, generates a segment highest voltage(VRH), a segment lowest voltage(VRL), and at least one pseudo segment voltage by using the segment reference highest voltage and the segment reference lowest voltage, and selects and outputs the voltage corresponding to the rear data among the segment highest voltage, the segment lowest voltage, and the at least one pseudo segment voltage.

Abstract translation: 提供具有伪分段电阻单元的数模转换器，以通过使用伪分段电阻单元来减小布局和功耗的面积。 数模转换器（300）包括电阻阵列（310）和开关块（320）。 电阻器阵列输出具有参考最高电压（VR-MAX）和参考最低电压（VR-MIN）之间的电压电平的多个段电压（VR1〜VR257）。 开关块将数字数据分割成前面的数据和终止数据，在多个段电压中选择前段数据的段参考最高电压和段参考最低电压，产生段最高电压（VRH），段最低电压（ VRL），以及通过使用段参考最高电压和段参考最低电压至少一个伪段电压，并且选择并输出对应于段最高电压，段最低电压和至少 一个伪段电压。

公开(公告)号：KR1020070114527A

公开(公告)日：2007-12-04

申请号：KR1020060048230

申请日：2006-05-29

Applicant: 극동대학교 산학협력단

Inventor： 현득창 ,  김성종 ,  이준환 ,  신예호 ,  조한진 ,  강이구 ,  정헌석 ,  남의석 ,  예철수 ,  이덕진

IPC: H03M3/02 ,  H03M1/12

CPC classification number: H03M3/466 ,  H03M1/123 ,  H03M2201/61 ,  H03M2201/62 ,  H03M2201/63

Abstract: An extended counting incremental sigma-delta analog-to-digital converter is provided to improve conversion speed by performing two-step operations of determining MSB(Most Significant Bit) and LSB(Least Significant Bit) independently. A first incremental sigma-delta A/D(analog/Digital) converter outputs an MSB(Most Significant Bit) signal of a digital-converted signal by calculating a first analog input signal from the first analog input signal. A second incremental sigma-delta A/D converter outputs an LSB signal of a digital-converted signal by calculating the first analog input signal by receiving an integration voltage in the first incremental sigma-delta A/D converter.

Abstract translation: 提供扩展计数增量Σ-Δ模数转换器，通过执行独立确定MSB（最高有效位）和LSB（最低有效位）的两步操作来提高转换速度。 第一增量Σ-ΔA/ D（模拟/数字）转换器通过从第一模拟输入信号计算第一模拟输入信号来输出数字转换信号的MSB（最高有效位）信号。 第二增量Σ-ΔA/ D转换器通过在第一增量Σ-ΔA/ D转换器中接收积分电压来计算第一模拟输入信号而输出数字转换信号的LSB信号。

公开(公告)号：KR1020070060589A

公开(公告)日：2007-06-13

申请号：KR1020050120327

申请日：2005-12-09

Applicant: 엘지디스플레이 주식회사

Inventor： 최진철 ,  김종훈

IPC: H03M1/66 ,  G09G3/36 ,  G02F1/133

CPC classification number: H03M1/66 ,  G02F1/133 ,  G09G3/36 ,  H03M2201/62 ,  H03M2201/932

Abstract: A digital to analog converter is provided to reduce a manufacturing cost and minimize an area by using both a decoder method and a binary method. A digital to analog converter includes a first control unit(101), and a second control unit(103). The first control unit(101) selects at least one analog level signal of a plurality of analog level signals which are modulated by a predetermined lower bit data signal of n-bit data signals and controlled by the modulated signal. The second control unit(103) is connected to the first control unit(101), and selects and outputs any one level of at least more one analog level which are controlled by a predetermined upper bit data signal of the n-bit data signals. The upper bit data signal has the uppermost one bit. The lower bit data signal has n-1 bits. A decoder(115) modulates the lower bit data signal by an exponent of two. A first transistor group has double times as many as the number of signals which are modulated by the exponent of two.

Abstract translation: 提供数模转换器以通过使用解码器方法和二进制方式来减少制造成本并使面积最小化。 数模转换器包括第一控制单元（101）和第二控制单元（103）。 第一控制单元（101）选择多个模拟电平信号的至少一个模拟电平信号，该模拟电平信号由n位数据信号的预定低位数据信号调制并由调制信号控制。 第二控制单元（103）连接到第一控制单元（101），并且选择并输出由n位数据信号的预定高位数据信号控制的至少一个模拟电平的任何一个电平。 高位数据信号具有最高一位。 低位数据信号具有n-1位。 解码器（115）以低于2的指数调制低位数据信号。 第一晶体管组是由两个指数调制的信号的数量的两倍。

公开(公告)号：KR1020070052461A

公开(公告)日：2007-05-22

申请号：KR1020050110121

申请日：2005-11-17

Applicant: 삼성전자주식회사

Inventor： 전용원 ,  정지운

IPC: H03M1/66

CPC classification number: H03M1/66 ,  H03M2201/413 ,  H03M2201/516 ,  H03M2201/62

Abstract: 디지털-아날로그 컨버팅 드라이버가 개시된다. 상기 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 디지털-아날로그 컨버팅 드라이버는 M + N (M, N은 자연수) 비트의 디지털 데이터를 수신하여 아날로그 전압으로 변환하는 디지털-아날로그 컨버팅 드라이버로써, 제1 변환부, 제2 변환부 및 샘플 앤 홀드 유닛을 구비한다. 제1 변환부는 상기 디지털 데이터의 M 비트 값을 제1 전압으로 변환한다. 제2 변환부는 상기 디지털 데이터의 N 비트 값을 제2 전압으로 변환한다. 샘플 앤 홀드 유닛은 샘플 모드에서 상기 제2 전압을 샘플링하고, 홀드 모드에서 상기 제1 전압과 상기 제2 전압을 가산하여 상기 아날로그 전압으로 출력한다. 샘플 앤 홀드 유닛은, 샘플 모드에서 초기기준전압을 기준으로 하여, 상기 제2 전압을 샘플링하고, 홀드 모드에서 상기 제1 전압을 기준으로 하여, 상기 제2 전압과 상기 제1 전압을 가산하여 상기 아날로그 전압으로 출력한다. 상기 초기기준전압 및 상기 제1 전압은 서로 다른 레벨의 전압이다. 본 발명에 따른 디지털-아날로그 컨버팅 장치 및 디지털-아날로그 컨버팅 방법은 일반적인 디지털-아날로그 컨버터와 동일한 해상도(resolution)를 유지하면서, 작은 면적을 차지하는 장점이 있다.

公开(公告)号：KR1020020095757A

公开(公告)日：2002-12-28

申请号：KR1020010033949

申请日：2001-06-15

Applicant: 엘지전자 주식회사

Inventor： 이숙윤

IPC: H03M1/76

CPC classification number: H03M1/76 ,  H03M2201/62

Abstract: PURPOSE: A digital/analog convertor is provided to reduce an area of chip by decreasing the number of transistors, thereby reducing an occurrence of errors with a low cost, improving a linearity thereof and converting a digital signal into an analog signal at a high speed in a low power. CONSTITUTION: A digital/analog convertor includes a switch block(21) for processing a digital signal by being on/off by decoding with a decoder, wherein the decoder receives a voltage applied thereto in response to the digital value, a capacitor block(22) for scaling the voltage inputted in response to the on/off operation of the switch block(21), an operational amplifier(23) for outputting an analog value by amplifying the output data from the capacitor block(22) and for outputting the scaled voltage and a synthesized capacitor(CT) for feeding back the output of the operational amplifier(23).

Abstract translation: 目的：提供数字/模拟转换器，通过减少晶体管的数量来减少芯片的面积，从而以低成本减少错误的发生，提高其线性度，并将数字信号以高速转换为模拟信号 在低功率。 构成：数字/模拟转换器包括用于通过用解码器解码来开/关处理数字信号的开关块（21），其中解码器响应于数字值接收施加到其上的电压，电容器块（22 ），用于缩放响应于开关块（21）的接通/断开操作而输入的电压;运算放大器（23），用于通过放大来自电容器块（22）的输出数据输出模拟值，并输出缩放 电压和用于反馈运算放大器（23）的输出的合成电容器（CT）。

公开(公告)号：KR1020020094357A

公开(公告)日：2002-12-18

申请号：KR1020010032469

申请日：2001-06-11

Applicant: 주식회사 한국전자홀딩스

Inventor： 진태

IPC: H03M1/26

CPC classification number: H03M1/361 ,  H03M2201/62 ,  H03M2201/932

Abstract: PURPOSE: A structure of an analog to digital converter using an inverter is provided to minimize a size of a chip by forming the analog to digital converter with a plurality of inverters. CONSTITUTION: An analog to digital converter is formed with only an inverter portion(15) and an encoder(30) without using a resistance distribution terminal and a comparator. An inverter input terminal is formed in the inside of the inverter portion(15). An analog input voltage(Vin) is applied to the inverter input terminal of the inverter portion(15). A plurality of inverters(I1 to I7) have different input transfer characteristics, respectively since transistors for forming the inverters(I1 to I7) have different sizes and widths of channels, respectively. Accordingly, the inverters(I1 to I7) performs a function of resistance distribution and a function of comparator.

Abstract translation: 目的：提供使用逆变器的模数转换器的结构，通过用多个逆变器形成模数转换器来最小化芯片的尺寸。 构成：在不使用电阻分配端子和比较器的情况下，模数转换器仅形成有逆变器部（15）和编码器（30）。 逆变器输入端子形成在逆变器部分（15）的内部。 模拟输入电压（Vin）被施加到逆变器部分（15）的逆变器输入端子。 分别由于用于形成反相器（I1至I7）的晶体管分别具有不同的通道尺寸和宽度，所以多个反相器（I1至I7）分别具有不同的输入传输特性。 因此，逆变器（I1〜I7）进行电阻分配的功能和比较器的功能。