公开(公告)号：KR1020140046129A

公开(公告)日：2014-04-18

申请号：KR1020120112167

申请日：2012-10-10

Applicant: (주)제퍼로직

Inventor： 박희종

IPC: G09G3/36 ,  H03M1/66

CPC classification number: H03M1/66 ,  G02F1/133 ,  G09G3/36 ,  H03M2201/62 ,  H03M2201/932

Abstract: Disclosed are a digital-analog converter, a device for driving a liquid crystal display device including the digital-analog converter, and a liquid crystal display device. The digital-analog converter generates a grayscale voltage corresponding to a digital signal applied from the outside from a plurality of reference grayscale voltages and outputs the grayscale voltage. To this end, the digital-analog converter includes an intermediate grayscale voltage selection unit for selecting two intermediate grayscale voltages from among the reference grayscale voltages and a grayscale voltage generation unit for generating the grayscale voltage from the intermediate grayscale voltages, wherein the grayscale voltage generation unit generates the grayscale voltage according to preset k bits among m bits of the digital signals. Furthermore, the intermediate grayscale voltage selection unit includes a first selection unit for selecting a first intermediate grayscale voltage using a decoder of m-k bits excluding k bits from m bits and a second selection unit including a plurality of decoders from a 1-bit decoder to an (m-k-1) bit decoder to select a second intermediate grayscale voltage different from the first intermediate grayscale voltage. As described above, the second selection unit of the intermediate grayscale voltage selection unit is formed of not a single decoder corresponding to the number of provided bits but a plurality of decoders having smaller number of bits, and thus, the number of required transistors can be remarkably reduced. [Reference numerals] (AA) 1-bit decoder; (BB) 2-bit decoder; (CC) 3-bit decoder; (DD) 4-bit decoder

Abstract translation: 公开了一种数模转换器，用于驱动包括数模转换器的液晶显示装置的装置和液晶显示装置。 数模转换器从多个参考灰度电压产生对应于从外部施加的数字信号的灰度电压并输出灰度电压。 为此，数模转换器包括用于从参考灰度电压中选择两个中间灰度电压的中间灰度电压选择单元和用于从中间灰度电压产生灰度电压的灰度级电压产生单元，其中灰阶电压产生 单位根据数字信号的m位中的预设k位产生灰度电压。 此外，中间灰度级电压选择单元包括：第一选择单元，用于使用从m位除去k位的mk位的解码器以及包括从1位解码器到多位解码器的多个解码器的第二选择单元来选择第一中间灰度电压 （mk-1）位解码器，以选择不同于第一中间灰度电压的第二中间灰度电压。 如上所述，中间灰度级电压选择单元的第二选择单元不是与提供的位数相对应的单个解码器，而是具有较少位数的多个解码器，因此所需晶体管的数量可以是 明显减少 （附图标记）（AA）1位解码器; （BB）2位解码器; （CC）3位解码器; （DD）4位解码器

公开(公告)号：KR1020140014455A

公开(公告)日：2014-02-06

申请号：KR1020120080420

申请日：2012-07-24

Applicant: 주식회사 레이믹스

Inventor： 정성재 ,  이정은 ,  김진화 ,  이주호

IPC: H03M3/02

CPC classification number: H03M3/458 ,  H03M3/39 ,  H03M2201/61 ,  H03M2201/932

Abstract: A continuous time sigma-delta analog to digital converter according to a desired embodiment of the present invention includes: a loop filter which has one or more amplifiers; a quantization unit for quantizing signals from the loop filter; a signal detection unit for detecting signals from the quantization unit; and a loop filter stabilization unit for receiving signals from the signal detection unit and adjusting an output of the loop filter. According to the continuous time sigma-delta analog to digital converter to a desired embodiment of the present invention, the continuous time sigma-delta analog to digital converter showing stable circuit operation characteristics without causing oscillations even though a signal which exceeds a predetermined intensity instantaneously, is inputted as an input of the continuous time sigma-delta analog to digital converter by detecting a peak signal of an output stage of the converter and controlling an output of the loop filter can be provided. [Reference numerals] (20) Loop filter; (30) Quantization unit; (60) Signal detection unit; (70) Loop filter stabilization unit

Abstract translation: 根据本发明的期望实施例的连续时间Σ-Δ模数转换器包括：具有一个或多个放大器的环路滤波器; 用于量化来自环路滤波器的信号的量化单元; 信号检测单元，用于检测来自量化单元的信号; 以及环路滤波器稳定单元，用于从信号检测单元接收信号并调整环路滤波器的输出。 根据本发明所需实施例的连续时间Σ-Δ模数转换器，连续时间Σ-Δ模数转换器即使超过预定强度的信号瞬时显示稳定的电路操作特性而不引起振荡， 通过检测转换器的输出级的峰值信号并且可以提供控制环路滤波器的输出，作为连续时间Σ-Δ模数转换器的输入被输入。 （附图标记）（20）环路滤波器; （30）量化单位; （60）信号检测单元; （70）环路滤波器稳定单元

公开(公告)号：KR1020130039461A

公开(公告)日：2013-04-22

申请号：KR1020110104021

申请日：2011-10-12

Applicant: 주식회사 글로리이앤씨

Inventor： 남충익

IPC: H03M1/66

CPC classification number: H03M1/66 ,  H03M2201/30 ,  H03M2201/645 ,  H03M2201/932

Abstract: PURPOSE: A digital-to-analog converter is provided to prevent digital noise generated in a digital circuit from leaking into an analog circuit by separating the digital circuit and the analog circuit while optically transmitting signals therebetween. CONSTITUTION: A digital optical conversion unit(30) receives parallel digital signals consisting of multiple parallel bits and outputs the same number of parallel optical signals as the inputted bits by generating optical signals corresponding to 1 and 0 values of each bit for each parallel bit. An optical control switching unit(40) is provided with the same number of current sources(I1-N) and switches(SW1-N) as the bit number of the optical signals and performs simultaneous switching for the current sources to output. A current overlaying unit(50) generates analog signals by simultaneously overlaying the outputted current sources of the optical control switching unit to corresponding digit values with weights. [Reference numerals] (1) Digital signal unit; (10) Digital audio signal decoder; (2) Analog signal unit; (20) Latch; (30) Digital optical conversion unit; (40) Optical control switching unit; (50) Current overlaying unit; (60) Current voltage conversion/filter; (AA) Digital audio signal; (BB) Optical signal; (CC) Analog audio signal;

Abstract translation: 目的：提供数模转换器，以防止在数字电路中产生的数字噪声通过在数字电路和模拟电路之间传输信号的同时分离数字电路和模拟电路而泄漏到模拟电路中。 构成：数字光转换单元（30）通过产生对应于每个并行位的每位的1和0值的光信号，接收由多个并行位组成的并行数字信号，并输出与输入位相同数量的并行光信号。 光控开关单元（40）具有与光信号的位数相同数量的电流源（I1-N）和开关（SW1-N），并且对电流源进行同时切换输出。 当前的覆盖单元（50）通过将输出的光控制切换单元的电流源同时叠加到具有权重的相应数字值来产生模拟信号。 （附图标记）（1）数字信号单元; （10）数字音频信号解码器; （2）模拟信号单元; （20）锁; （30）数字光转换单元; （40）光控开关单元; （50）当前覆盖单元; （60）电流电压转换/滤波器; （AA）数字音频信号; （BB）光信号; （CC）模拟音频信号;

公开(公告)号：KR1020110108563A

公开(公告)日：2011-10-06

申请号：KR1020100027825

申请日：2010-03-29

Applicant: 서강대학교산학협력단

Inventor： 이승훈 ,  이경훈 ,  윤근용

IPC: H03M1/12

CPC classification number: H03M1/121 ,  H03M1/002 ,  H03M1/14 ,  H03M1/361 ,  H03M2201/62 ,  H03M2201/932

Abstract: 본 발명은 가변 이득 증폭기를 갖는 ADC에 관한 것으로서, 복수의 FLASH ADC들과 복수의 MDAC들을 포함하는 N(N은 자연수) 단으로 구성된 파이프라인 구조의 ADC에 있어서, 첫 번째 단의 제 1 FLASH ADC와 첫 번째 단의 제 1 MDAC에 입력신호가 입력되기 전에, GCB에 의해 제어되고, 이득 조절 기능을 갖는 VGA를 포함하는 것을 특징으로 하고, VGA는 복수의 단위 샘플링 커패시터들을 포함하고, ADC의 입력신호를 샘플링하는 커패시터와 GCB에 의해 선택된 적어도 하나 이상의 단위 샘플링 커패시터를 이용하여 이득을 조절하는 것을 특징으로 하며, 다양한 시스템에 응용이 가능하도록 이득 조절 기능을 갖고, AFE 응용시 전력 소모 및 면적을 최소화할 수 있다.

公开(公告)号：KR1020110106568A

公开(公告)日：2011-09-29

申请号：KR1020100025672

申请日：2010-03-23

Applicant: 고려대학교 산학협력단

Inventor： 김철우 ,  김무영 ,  이호규 ,  이택종

IPC: H03M1/66

CPC classification number: H03M1/14 ,  H03M1/002 ,  H03M1/48 ,  H03M2201/62 ,  H03M2201/8152 ,  H03M2201/932

Abstract: 본 발명은 캐패시터의 직렬연결을 이용하여 멀티플라잉 디지털 아날로그 변환기의 구성에 사용되는 캐패시터의 숫자를 줄여 칩 면적과 소모 전력을 줄인 멀티플라잉 디지털 아날로그 변환기 및 이를 이용한 파이프라인 아날로그 디지털 변환기에 관한 것으로, 본 발명에 따른 멀티플라잉 디지털 아날로그 변환기는 샘플링페이즈에서 입력전압을 입력받고 증폭페이즈에서 상기 샘플링페이즈에서 보다 캐패시턴스 값이 줄어드는 제1캐패시터부; 상기 샘플링페이즈에서 상기 입력전압을 입력받고 상기 증폭페이즈에서 디지털 전압을 입력받는 제2캐패시터부; 및 상기 샘플링페이즈에서 상기 제1캐패시터부와 상기 제2캐패시터부가 입력받은 입력전압과 상기 증폭페이즈에서 상기 제2캐패시터부가 입력받은 디지털전압의 차이를 증폭한 레지듀 전압을 출력하기 위한 증폭부를 포함하고, 상기 제1캐패시터부는 상기 증폭페이즈에서 상기 증폭부의 입력노드와 출력노드사이에 네거티브 피드백 루프를 이루는 것을 특징으로 한다.

公开(公告)号：KR1020110049504A

公开(公告)日：2011-05-12

申请号：KR1020090106547

申请日：2009-11-05

Applicant: 주식회사 티엘아이

Inventor： 전용원 ,  백광현 ,  정연환

IPC: H03M1/66

CPC classification number: H03M1/66 ,  H03M2201/16 ,  H03M2201/62 ,  H03M2201/932

Abstract: PURPOSE: A digital to analog converter is provided to converts a plurality of digital signals to each analog signal by using a fine resistance string and to share fine resistance string. CONSTITUTION: A conversion unit includes a switching unit(GSC), and a resistive unit(GMF), and a fine switching unit(GSF). The switching unit generates a plurality of fist high voltage and first a low voltage. The fine switching unit is connected between a first high voltage and a first low voltage. The fine switching unit includes resistances which generates a plurality of first fine voltages. The fine switching unit generates the first analog signal and the second analog signal.

Abstract translation: 目的：提供数模转换器，通过使用细电阻串将多个数字信号转换成每个模拟信号并共享细电阻串。 构成：转换单元包括切换单元（GSC）和电阻单元（GMF）以及精细切换单元（GSF）。 开关单元产生多个第一高电压和第一低电压。 精细开关单元连接在第一高电压和第一低电压之间。 精细切换单元包括产生多个第一精细电压的电阻。 精细切换单元产生第一模拟信号和第二模拟信号。

公开(公告)号：KR1020090087988A

公开(公告)日：2009-08-19

申请号：KR1020080013265

申请日：2008-02-14

Applicant: 이타칩스 주식회사

Inventor： 차형우 ,  서준호

IPC: H03M1/66

CPC classification number: H03M1/66 ,  H03M1/002 ,  H03M2201/814 ,  H03M2201/932

Abstract: A circuit for a low voltage CMOS digital to analog converter is provided to be operated at a low voltage by using transistors less than two between a supply voltage and a ground. A digital signal complementation converting part(610) converts a digital signal into an inverted signal and a non-inverted signal. A weighted value current mirror part(620) includes an input terminal transistor and a plurality of output terminal transistors. A plurality of output terminal transistors generates an output current of a value multiplying a reference current value by a fixed weighted value. A plurality of switch parts includes a first switching transistor and a second switching transistor. The first switching transistor turns on/off a spot between a gate of the output terminal transistor and a gate of the input terminal transistor by the non-inverted digital signal generated in the digital signal complementation converting part. A current to voltage converting part(660) converts the output current into an analog voltage.

Abstract translation: 提供了一种用于低电压CMOS数模转换器的电路，通过在电源电压和地之间使用小于2的晶体管在低电压下工作。 数字信号互补转换部（610）将数字信号转换为反相信号和非反相信号。 加权值电流镜部分（620）包括输入端子晶体管和多个输出端子晶体管。 多个输出端子晶体管产生将参考电流值乘以固定加权值的值的输出电流。 多个开关部件包括第一开关晶体管和第二开关晶体管。 第一开关晶体管通过在数字信号互补转换部分中产生的非反相数字信号，在输出端晶体管的栅极和输入端晶体管的栅极之间导通/截止点。 电流 - 电压转换部分（660）将输出电流转换为模拟电压。

公开(公告)号：KR1020070095675A

公开(公告)日：2007-10-01

申请号：KR1020060026172

申请日：2006-03-22

Applicant: 엘지전자 주식회사

Inventor： 정소영

IPC: H03M3/02

CPC classification number: H03M3/32 ,  H03M3/322 ,  H03M2201/62 ,  H03M2201/932

Abstract: A delta sigma modulator is provided to reduce size and current consumption while maintaining resolution by reducing the size of an integration capacitor. A delta sigma modulator includes an amplifying unit, and unit integrators. The amplifying unit adjusts amplification degree according to the ratio of sampling capacitors and integration capacitors. The unit integrators have switches which constitute the paths of the capacitors and the amplifying unit. The size of the sampling capacitor which constitutes the unit integrator of the last end, is smaller than the sampling capacitor of the adjacent unit integrator.

Abstract translation: 提供Δ-Σ调制器以通过减小积分电容器的尺寸来减小尺寸和电流消耗，同时保持分辨率。 ΔΣ调制器包括放大单元和单元积分器。 放大单元根据采样电容器和积分电容器的比例来调节放大率。 单元积分器具有构成电容器和放大单元的路径的开关。 构成最后一端的单位积分器的采样电容器的尺寸小于相邻单元积分器的采样电容器。

公开(公告)号：KR200415365Y1

公开(公告)日：2006-05-02

申请号：KR2020060004924

申请日：2006-02-22

Applicant: 주식회사 다넷시스

Inventor： 권성원

IPC: H03M1/66 ,  H04B7/24

CPC classification number: H03M1/66 ,  H03M2201/196 ,  H03M2201/61 ,  H03M2201/62 ,  H03M2201/932

Abstract: 디지털-아날로그 변환기가 개시된다. 다수의 디지털 제어신호들에 응답하여 아날로그 전압들을 발생시키기 위한 디지털-아날로그 변환기는 아날로그 전압들을 출력하기 위한 제1단자, 및 제2단자 사이에 직렬로 접속된 다수의 제1저항들, 각각이 상기 직렬로 접속된 다수의 제1저항들 중에서 대응되는 두 개의 저항들 사이에 형성된 다수의 노드들, 및 다수의 제2저항들을 구비하며, 상기 다수의 제2저항들 각각의 제1단은 상기 제1단자, 상기 다수의 노드들 중에서 대응되는 노드, 및 상기 제2단자에 접속되고, 상기 다수의 제2저항들 각각의 제2단은 대응되는 디지털 제어신호를 수신한다. 본 고안에 따른 디지털-아날로그 변환기는 다수의 저항들로만 구성되므로, 다수의 반도체 소자들을 구비하는 종래의 디지털-아날로그 변환기에 비해 통신회선의 주파수 특성 변화에 신속하게 반응하고, 저전력 소모 및 통신장치의 소형화가 가능하며, 불량률도 낮다.
DAC, 디지털-아날로그 변환기, 모뎀, 통신장치

公开(公告)号：KR1020030069515A

公开(公告)日：2003-08-27

申请号：KR1020020009325

申请日：2002-02-21

Applicant: 삼성전자주식회사

Inventor： 문경호 ,  이승훈 ,  윤현상 ,  이문광 ,  이상훈

IPC: H03M1/54

CPC classification number: H03M1/1245 ,  G11C27/02 ,  H03M2201/932

Abstract: PURPOSE: A sample-and-hold amplifier using a bootstrapping method and a CMOS A/D converter including the same are provided to maintain the resolution of 8bits for input signals of 500MHz by applying the bootstrapping method to the sample-and-hold amplifier. CONSTITUTION: An A/D converter includes a sample-and-hold amplifier(11), the first A/D converter(13), an MDAC(Multiplying Digital-to-Analog Converter)(12), the second A/D converter(14), and a digital correction logic circuit(15). The sample-and-hold amplifier is used for sampling an analog input signal. The first A/D converter is used for converting the sampled signal to the first digital output code of plural bits. The MDAC is used for storing the sampled signal and amplifying a difference between the stored signal and an analog signal corresponding to the first digital output code. The second A/D converter is used for converting an output signal of the MDAC to the second output code of plural bits. The digital correction logic circuit is used for receiving the first and the second output codes, reiterating one bit of the second digital output code on one bit of the first digital output code, and outputting a final digital output code, namely the remaining bits except for the reiterated bit.

Abstract translation: 目的：提供使用自举方法的采样保持放大器和包含其的CMOS A / D转换器，以通过将自举方法应用于采样保持放大器来维持输入信号为500MHz的8位分辨率。 构成：A / D转换器包括采样保持放大器（11），第一A / D转换器（13），MDAC（乘法数模转换器）（12），第二A / D转换器 （14）和数字校正逻辑电路（15）。 采样保持放大器用于对模拟输入信号进行采样。 第一A / D转换器用于将采样信号转换成多位的第一数字输出码。 MDAC用于存储采样信号并放大存储的信号与对应于第一数字输出码的模拟信号之间的差异。 第二A / D转换器用于将MDAC的输出信号转换成多位的第二输出码。 数字校正逻辑电路用于接收第一和第二输出代码，在第一数字输出代码的一位上重复第二数字输出代码的一位，并输出最终数字输出代码，即除了 重申了一下。