公开(公告)号：KR1020060122387A

公开(公告)日：2006-11-30

申请号：KR1020050044810

申请日：2005-05-27

Applicant: 삼창기업 주식회사

Inventor： 윤수근 ,  김해용 ,  정연기 ,  박재홍

IPC: H03M1/06

CPC classification number: H03M1/0845 ,  H03M1/089 ,  H03M1/1009 ,  H03M2201/643 ,  H03M2201/645

Abstract: An analog to digital converter module is provided to easily replace a regulator or A/D converter by mounting the regulator and A/D converter on a detachable sub substrate. In an analog to digital converter module, a socket(10) is mounted on a main substrate. A sub substrate is detachably mounted on the socket(10) and transmits and receives a signal with a device of the main substrate through the socket(10). A regulator(30) is mounted on the sub substrate and controls the intensity of power supplied through the socket(10) constantly. An A/D converter(40) is mounted on the sub substrate, is operated by the power controlled at the regulator(30), and outputs a digital signal converted from any analog input signal provided through the socket(10).

Abstract translation: 提供模数转换器模块，通过将调节器和A / D转换器安装在可拆卸的副基板上，便于更换调节器或A / D转换器。 在模数转换器模块中，插座（10）安装在主基板上。 副基板可拆卸地安装在插座（10）上，并通过插座（10）与主基板的装置发送和接收信号。 调节器（30）安装在子基板上并且恒定地控制通过插座（10）供应的电力的强度。 A / D转换器（40）安装在子基板上，由调节器（30）控制的功率进行操作，并输出从通过插座（10）提供的任何模拟输入信号转换的数字信号。

公开(公告)号：KR1020130039461A

公开(公告)日：2013-04-22

申请号：KR1020110104021

申请日：2011-10-12

Applicant: 주식회사 글로리이앤씨

Inventor： 남충익

IPC: H03M1/66

CPC classification number: H03M1/66 ,  H03M2201/30 ,  H03M2201/645 ,  H03M2201/932

Abstract: PURPOSE: A digital-to-analog converter is provided to prevent digital noise generated in a digital circuit from leaking into an analog circuit by separating the digital circuit and the analog circuit while optically transmitting signals therebetween. CONSTITUTION: A digital optical conversion unit(30) receives parallel digital signals consisting of multiple parallel bits and outputs the same number of parallel optical signals as the inputted bits by generating optical signals corresponding to 1 and 0 values of each bit for each parallel bit. An optical control switching unit(40) is provided with the same number of current sources(I1-N) and switches(SW1-N) as the bit number of the optical signals and performs simultaneous switching for the current sources to output. A current overlaying unit(50) generates analog signals by simultaneously overlaying the outputted current sources of the optical control switching unit to corresponding digit values with weights. [Reference numerals] (1) Digital signal unit; (10) Digital audio signal decoder; (2) Analog signal unit; (20) Latch; (30) Digital optical conversion unit; (40) Optical control switching unit; (50) Current overlaying unit; (60) Current voltage conversion/filter; (AA) Digital audio signal; (BB) Optical signal; (CC) Analog audio signal;

Abstract translation: 目的：提供数模转换器，以防止在数字电路中产生的数字噪声通过在数字电路和模拟电路之间传输信号的同时分离数字电路和模拟电路而泄漏到模拟电路中。 构成：数字光转换单元（30）通过产生对应于每个并行位的每位的1和0值的光信号，接收由多个并行位组成的并行数字信号，并输出与输入位相同数量的并行光信号。 光控开关单元（40）具有与光信号的位数相同数量的电流源（I1-N）和开关（SW1-N），并且对电流源进行同时切换输出。 当前的覆盖单元（50）通过将输出的光控制切换单元的电流源同时叠加到具有权重的相应数字值来产生模拟信号。 （附图标记）（1）数字信号单元; （10）数字音频信号解码器; （2）模拟信号单元; （20）锁; （30）数字光转换单元; （40）光控开关单元; （50）当前覆盖单元; （60）电流电压转换/滤波器; （AA）数字音频信号; （BB）光信号; （CC）模拟音频信号;

公开(公告)号：KR1020060098551A

公开(公告)日：2006-09-19

申请号：KR1020050017707

申请日：2005-03-03

Applicant: 엘지전자 주식회사

Inventor： 장영수 ,  배현희

IPC: H03M1/08 ,  H03M1/74

CPC classification number: H03M1/0863 ,  H03M1/742 ,  H03M2201/30 ,  H03M2201/6318 ,  H03M2201/644 ,  H03M2201/645 ,  H03M2201/814

Abstract: 본 발명은 커런트 스티어링 DAC의 단위 커런트 셀을 구동하기 위한 디글리치 회로에 있어서, 상기 디글리치 회로의 입력단에 구비되어, 입력단의 스위치의 온/오프에 따른 발생되는 챠지를 흡수하는 더미 스위치를 포함함을 특징으로 한다.
또한, 본 발명에서는 상기 디글리치 회로의 출력단에 버퍼부를 더 포함함을 특징으로 한다.
상기 더미 스위치는 캐패시터 또는 모스트랜지스터로 구현할 수 있다.
이상에서와 같이, 본 발명은 커런트 스티어링(Current steering) 구조의 DAC에서 커런트 셀(Current Cell)을 구동할 때, 스위치(Switch)의 온/오프(On/Off)로 발생하는 글리치 에너지(Glitch Energy)를 효과적으로 최소화하여 출력단에서 발생하는 글리치 에러(Glitch Error)를 줄여 DAC 출력의 선형성, 디퍼런셜 비 선형성(Differential Non-Linearity), 신호대잡음비(Signal-to-Noise Ratio)를 개선 시킬 수 있다.
커런트 스티어링 DAC, 디글리치, 더미 스위치

公开(公告)号：KR101461328B1

公开(公告)日：2014-11-13

申请号：KR1020130077603

申请日：2013-07-03

Applicant: 고려대학교 산학협력단

Inventor： 김철우 ,  아으렁거젭 ,  이호규 ,  박세진

IPC: H03M1/12

CPC classification number: H03M1/403 ,  H03M1/42 ,  H03M1/462 ,  H03M2201/2266 ,  H03M2201/641 ,  H03M2201/645

Abstract: 공통 모드 전압 기반 캐패시터 전하 공유 기법을 이용한 아날로그 디지털 변환기 및 변환방법을 제공한다. 입력 신호를 샘플링하여 유지하고, 입력 신호와 기준 전압을 비교하여 그 결과를 출력한다. 동일한 캐패시턴스를 갖는 복수 개의 커패시터를 포함하는 순차적 근사화 레지스터가 상기 비교 결과에 기초하여 기준 전압을 최상위 비트로부터 최하위 비트까지 스위칭에 의해 순차적으로 설정하는 아날로그-디지털 변환기를 제공한다. 또한, 상기 스위칭은 제어부에 의해 제어 되어 비교 결과에 따른 기준 전압을 설정할 수 있다.

Abstract translation: 本发明提供一种使用电容器电荷共享技术的基于共模电压的模数转换器及其转换方法。 模数转换器采样并维持输入信号，将输入信号与参考电压进行比较，并输出比较结果。 包含具有相同电容的多个电容器的顺序近似寄存器基于比较结果通过切换对最高有效位依次设置参考电压。 此外，切换由控制部控制，以根据比较结果建立参考电压。

公开(公告)号：KR1020060116281A

公开(公告)日：2006-11-15

申请号：KR1020050038298

申请日：2005-05-09

Applicant: (주)다빛센스

Inventor： 강영진

IPC: H03M1/12

CPC classification number: H03M3/458 ,  H03M1/12 ,  H03M3/39 ,  H03M2201/62 ,  H03M2201/645

Abstract: A resonator structure of a sigma delta analog-digital converter is provided to improve a signal to noise ratio by reducing an input constant number half and removing noise through feedback. In a resonator structure of a sigma delta analog-digital converter, an output of a first integrator(21) in a resonator structured integrator consisting two integrators is inputted to not a second integrator(22) but a third integrator(81).

Abstract translation: 提供了Σ-Δ模拟数字转换器的谐振器结构，通过减少输入常数和减少噪声来提高信噪比。 在Σ-Δ模拟数字转换器的谐振器结构中，包括两个积分器的谐振器结构积分器中的第一积分器（21）的输出被输入到第二积分器（22）而不是第三积分器（81）。

公开(公告)号：KR1020010093033A

公开(公告)日：2001-10-27

申请号：KR1020000015842

申请日：2000-03-28

Applicant: 엘지이노텍 주식회사

Inventor： 강현철

IPC: H03M1/08

CPC classification number: H03M1/08 ,  H03M1/12 ,  H03M2201/645

Abstract: PURPOSE: A circuit for removing a digital noise is provided to remove a digital noise by using a median filtering process for obtaining a median value from continuous values of digital data. CONSTITUTION: A clock generation portion(301) is used for generating a clock. A delay processing portion(302) delays inputted digital data and outputs a median value of continuous value of the digital data. A comparison portion(303) compares delayed data to each other in order than the delay processing portion(302) obtains the median value of continuous value of the digital data. A control circuit(304) controls the delay processing portion(302) according to the output of the comparator(303) and the clock of the clock generation portion(301).

Abstract translation: 目的：提供一种用于消除数字噪声的电路，通过使用中值滤波处理来从数字数据的连续值获得中值，以消除数字噪声。 构成：时钟生成部（301）用于产生时钟。 延迟处理部分（302）延迟输入的数字数据并输出数字数据的连续值的中值。 比较部分（303）比延迟处理部分（302）获得数字数据的连续值的中值按顺序相比较延迟的数据。 控制电路（304）根据比较器（303）的输出和时钟产生部分（301）的时钟来控制延迟处理部分（302）。