-
公开(公告)号：CN101860669B
公开(公告)日：2012-03-21
申请号：CN201010112844.7
申请日：2010-02-04
Applicant: 佳能株式会社
Inventor： 石川幸司
IPC: H04N5/225
CPC classification number: G03B17/00 , H01R12/59 , H01R12/722 , H05K1/0218 , H05K1/0245 , H05K1/147 , H05K2201/043 , H05K2201/0715 , H05K2201/09318 , H05K2201/10189
Abstract: 一种电子设备，该电子设备包括外壳构件、内部结构构件、第一和第二外部连接连接器以及第一和第二印刷电路板。第一印刷电路板具有第一面和第二面，在该第一面安装所述第一外部连接连接器，并且在该第一面形成所述第一外部连接连接器的信号图案。第二印刷电路板具有第一面和第二面，在该第一面安装所述第二外连接器，并且在该第一面形成所述第二外部连接连接器的信号图案。在第一和第二印刷电路板的第二面形成接地图案。第一和第二外连接器重叠并且被配置在由外壳构件和内部结构构件包围的空间，从而使所述第一和第二印刷电路板的第二面彼此面对。
-
公开(公告)号：CN101170873B
公开(公告)日：2011-05-04
申请号：CN200710165416.9
申请日：2007-10-25
CPC classification number: H01L23/3735 , B23H1/02 , B23H11/00 , H01L23/467 , H01L2924/0002 , H01L2924/3011 , H05K1/0206 , H05K1/0272 , H05K1/144 , H05K3/0061 , H05K2201/0187 , H05K2201/043 , H05K2201/10166 , Y10T29/49139 , Y10T428/24008 , H01L2924/00
Abstract: 本发明涉及一种电路板单元及其制造方法。该电路板单元包括电路板最顶部层压板(8；19)，其上面具有用于安装表面安装器件SMD(12；14；18；21)的导电轨迹(10)。电路板最顶部层压板(8；19)具有这样的特征：其厚度被确定为使得由SMD(12；18)耗散的预期热量高效地从电路板层压板(8；19)的上面输运到下面。该电路板单元进一步包括：被布置在电路板最顶部层压板(8；19)下的电绝缘层压板(9)；由具有高热导率和高电绝缘的陶瓷材料制成的、被嵌入处在具有高热耗散的SMD(12；18)下方的位置的电绝缘层压板(9)中的插入物(15)；以及被布置在电绝缘层压板(9)和插入物(15)下方的冷却板(16)。
-
公开(公告)号：CN101860669A
公开(公告)日：2010-10-13
申请号：CN201010112844.7
申请日：2010-02-04
Applicant: 佳能株式会社
Inventor： 石川幸司
IPC: H04N5/225
CPC classification number: G03B17/00 , H01R12/59 , H01R12/722 , H05K1/0218 , H05K1/0245 , H05K1/147 , H05K2201/043 , H05K2201/0715 , H05K2201/09318 , H05K2201/10189
Abstract: 一种电子设备，该电子设备包括外壳构件、内部结构构件、第一和第二外部连接连接器以及第一和第二印刷电路板。第一印刷电路板具有第一面和第二面，在该第一面安装所述第一外部连接连接器，并且在该第一面形成所述第一外部连接连接器的信号图案。第二印刷电路板具有第一面和第二面，在该第一面安装所述第二外连接器，并且在该第一面形成所述第二外部连接连接器的信号图案。在第一和第二印刷电路板的第二面形成接地图案。第一和第二外连接器重叠并且被配置在由外壳构件和内部结构构件包围的空间，从而使所述第一和第二印刷电路板的第二面彼此面对。
-
公开(公告)号：CN101340775A
公开(公告)日：2009-01-07
申请号：CN200710201020.5
申请日：2007-07-06
Applicant: 鸿富锦精密工业(深圳)有限公司 , 鸿海精密工业股份有限公司
CPC classification number: H05K3/427 , H05K1/0393 , H05K1/181 , H05K3/4652 , H05K2201/0166 , H05K2201/043 , H05K2201/09536 , H05K2203/0264 , Y10T29/49126 , Y10T29/49128 , Y10T29/4913 , Y10T29/49156 , Y10T29/49165 , Y10T156/1052 , Y10T428/24273
Abstract: 一种软性电路板，其包括：至少两个覆铜板、至少一个位于相邻覆铜板之间的粘合层及至少一个通孔，所述通孔贯穿所述至少两个覆铜板与所述粘合层。所述软性电路板还包括至少一个镀铜膜，每个镀铜膜形成于所述相应一个通孔内，以使所述相邻覆铜板形成电连接。所述软性电路板的各通孔内均形成镀铜膜，且不在各覆铜板上形成镀铜膜，从而使软性电路板减少了镀铜膜，使软性电路板的弯折性能更好。本发明还提供了一种软性电路板的制造方法。
-
公开(公告)号：CN101170873A
公开(公告)日：2008-04-30
申请号：CN200710165416.9
申请日：2007-10-25
CPC classification number: H01L23/3735 , B23H1/02 , B23H11/00 , H01L23/467 , H01L2924/0002 , H01L2924/3011 , H05K1/0206 , H05K1/0272 , H05K1/144 , H05K3/0061 , H05K2201/0187 , H05K2201/043 , H05K2201/10166 , Y10T29/49139 , Y10T428/24008 , H01L2924/00
Abstract: 本发明涉及一种电路板单元及其制造方法。该电路板单元包括电路板最顶部层压板(8；19)，其上面具有用于安装可表面安装器件SMD(12；14；18；21)的导电轨迹(10)。电路板最顶部层压板(8；19)具有这样的特征：其厚度被确定为使得由SMD(12；18)耗散的预期热量高效地从电路板层压板(8；19)的上面输运到下面。该电路板单元进一步包括：被布置在电路板最顶部层压板(8；19)下的电绝缘层压板(9)；由具有良好热导率和电绝缘的材料制成的、被嵌入处在具有高热耗散的SMD(12；18)下方的位置的电绝缘层压板(9)中的插入物(15)；以及被布置在电绝缘层压板(9)和插入物(15)下方的冷却板(16)。
-
Patent Agency Ranking
公开(公告)号：WO2014133688A1
公开(公告)日：2014-09-04
申请号：PCT/US2014/012593
申请日：2014-01-22
Applicant: CAMBRIOS TECHNOLOGIES CORPORATION
Inventor： JONES, David , MANSKY, Paul , SPAID, Michael, A.
CPC classification number: H05K3/027 , B23K26/0006 , B23K26/0084 , B23K26/0619 , B23K26/18 , B23K2201/34 , B23K2201/40 , B23K2203/56 , G06F3/044 , G06F2203/04103 , H01L31/1884 , H05K1/0326 , H05K1/0393 , H05K1/097 , H05K1/144 , H05K2201/0108 , H05K2201/0112 , H05K2201/0145 , H05K2201/015 , H05K2201/0154 , H05K2201/0158 , H05K2201/0162 , H05K2201/026 , H05K2201/043 , H05K2203/108 , H05K2203/1142 , H05K2203/1572 , Y02E10/50
Abstract: Disclosed herein are double-sided transparent conductive films (10) comprising: a beam-blocking substrate (12) having a first surface (16) and a second surface (18) opposite to the first surface (16); a first conductive layer (20) disposed on the first surface (16), the first conductive layer (20) comprising a first plurality of conductive nanostructures; a second conductive layer (24) disposed on the second surface (18), the second conductive layer (24) comprising a second plurality of conductive nanostructures, wherein the beam- blocking substrate (12) is capable of blocking a laser beam having wavelengths in the range 180 nm - 1 mm; and methods of laser patterning the same by laser ablation.
Abstract translation: 本文公开了双面透明导电膜（10），包括：具有第一表面（16）和与第一表面（16）相对的第二表面（18）的光束阻挡基板（12）。 设置在所述第一表面（16）上的第一导电层（20），所述第一导电层（20）包括第一多个导电纳米结构; 设置在所述第二表面（18）上的第二导电层（24），所述第二导电层（24）包括第二多个导电纳米结构，其中所述阻挡衬底（12）能够阻挡具有波长的激光束 范围180 nm - 1 mm; 以及通过激光烧蚀对其进行激光图案化的方法。
-
公开(公告)号：WO2008116106A2
公开(公告)日：2008-09-25
申请号：PCT/US2008057725
申请日：2008-03-20
Applicant: VIASAT INC , SCHUTZ ROBERT LEE , SCHWARTZ HOWELL B , GIRKINS GREGORY SCOTT , GRELL CONRAD CLAIRE , NG ANGIE SHEELAN
Inventor： SCHUTZ ROBERT LEE , SCHWARTZ HOWELL B , GIRKINS GREGORY SCOTT , GRELL CONRAD CLAIRE , NG ANGIE SHEELAN
CPC classification number: H05K1/144 , G01R31/2801 , H01L22/14 , H01L2924/0002 , H01L2924/014 , H05K1/142 , H05K3/303 , H05K3/323 , H05K3/4602 , H05K3/4617 , H05K2201/041 , H05K2201/043 , H05K2201/09027 , H05K2201/10378 , H05K2203/162 , Y02P70/613 , H01L2924/00
Abstract: A method for assembling a circuit card assembly includes populating a plurality of components on a top side of a component layer, performing component-level testing on at least one component of the plurality of components populated on the component layer, adhering a bonding layer to a bottom side of the component layer, the bonding layer to facilitate bonding the component layer to an interconnect layer and to provide connectivity between the plurality of components and the interconnect layer, and forming a single-sided circuit card assembly by adhering the interconnect layer to the bonding layer, the interconnect layer having a top side and a bottom side, the bonding layer adhered to the top side of the interconnect layer.
Abstract translation: 一种用于组装电路卡组件的方法，包括在组件层的顶侧上填充多个组件，对组装层上填充的多个组件的至少一个组件执行组件级测试，将粘合层粘附到 组件层的底侧，接合层，以便于将组件层粘合到互连层并且提供多个部件和互连层之间的连接性，以及通过将互连层粘附到第一部分来形成单面电路卡组件 接合层，所述互连层具有顶侧和底侧，所述接合层粘附到所述互连层的顶侧。
-
公开(公告)号：WO2006059934A1
公开(公告)日：2006-06-08
申请号：PCT/SE2004/001807
申请日：2004-12-01
Inventor： RIVAS, Patrik , BERNDTSSON, Andreas
IPC: H01P3/08
CPC classification number: H01P3/085 , H05K1/0237 , H05K1/144 , H05K3/325 , H05K3/4046 , H05K2201/0379 , H05K2201/043 , H05K2201/10303 , Y10T29/49126 , Y10T29/49156
Abstract: The present invention relates to a stripline arrangement (10’) comprising a number of stripline layers each comprising a laminate layer (1A, 1B) and conducting layers (2A, 2B, 3A, 3B) provided on each of said laminate layers (1A, 1B), said conducting layers (2A, 2B, 3A, 3B) each comprising a conductive pattern, RF signal (microwave) input and output ports respectively, and an interconnecting arrangement (5) for interconnecting said layers. At least two of said stripline layers are arranged such that a given overlapping zone (L’) is provided between each other facing conducting layers (2A, 2B) of said striplines layers, said interconnecting arrangement (5) comprising a bonding arrangement provided between adjacent and one another facing and overlapping conducting layers (2A, 2B). Connectors (4A, 4B) are provided substantially perpendicularly with respect to an extension plane of the respective stripline layers and crossing said laminate layers (1A, 1B) and conducting layers for, in said overlapping zone, providing contact between the adjacent conducting layers of adjacent stripline layers.
Abstract translation: 本发明涉及一种带状线布置（10'），其包括多个带状线层，每个带状线层包括层叠层（1A，1B）和设置在每个所述层叠层（1A，1B）上的导电层（2A，2B，3A，3B） 1B），分别包括导电图案，RF信号（微波）输入和输出端口的所述导电层（2A，2B，3A，3B）和用于互连所述层的互连装置（5）。 所述带状线层中的至少两个被布置成使得在所述带状线层的彼此面对的导电层（2A，2B）之间提供给定的重叠区域（L'），所述互连装置（5）包括在相邻 和彼此面对和重叠的导电层（2A，2B）。 连接器（4A，4B）相对于相应带状线层的延伸面基本上垂直地设置，并且与所述层叠层（1A，1B）和导电层交叉，在所述重叠区域中，提供邻近的相邻导电层之间的接触 带状线层。
-
29.发明公开
公开(公告)号：EP2559327A1
公开(公告)日：2013-02-20
申请号：EP11730863.5
申请日：2011-04-11
Inventor： STAHR, Johannes , LEITGEB, Markus
CPC classification number: H05K1/185 , H05K1/0218 , H05K1/0298 , H05K1/115 , H05K1/14 , H05K1/144 , H05K1/181 , H05K1/186 , H05K3/4623 , H05K3/4697 , H05K2201/041 , H05K2201/042 , H05K2201/043 , H05K2201/045 , H05K2201/0723 , H05K2201/09036 , H05K2201/09072 , H05K2201/09618 , H05K2201/10 , H05K2201/10083 , H05K2201/10151 , Y10T29/49126 , Y10T29/49144
Abstract: In a method for integrating a component (3) into a printed circuit board, the following steps are provided: - providing two completed printed circuit board elements (1, 4), which more particularly consist of a plurality of interconnected plies or layers (6, 7, 8), wherein at least one printed circuit board element (4) has a cutout or depression (10), - arranging the component (3) to be integrated on one of the printed circuit board elements (1) or in the cutout of the at least one printed circuit board element, and - connecting the printed circuit board elements (1, 4) with the component (3) being accommodated in the cutout (10), as a result of which it is possible to obtain secure and reliable accommodation of a component or sensor (3) in a printed circuit board. Furthermore, a printed circuit board of this type comprising an electronic component (3) integrated therein is provided.
Abstract translation: 一种用于INTEGRA廷方法的部件到印刷电路板，包括以下步骤：提供两个完成印刷电路板元件，其更特别地由相互连接的板层或层中的多个，worin至少一个印刷电路板元件具有切口或凹陷 ，安排部件到印刷电路板元件中的一个或在所述至少一个印刷电路板元件的切口被集成，以及连接与所述部件的印刷电路板元件被容纳在该切口中，作为结果 有可能在一个印刷电路板，以获得组件或传感器的安全和可靠的住宿。 进一步，提供了一种这种类型的，其包括集成在其中的电子元件的的印刷电路板。
-
公开(公告)号：EP1355353B1
公开(公告)日：2012-05-02
申请号：EP03252279.9
申请日：2003-03-07
Applicant: Hamilton Sundstrand Corporation
Inventor： Greiner, Ralf , Maier, Josef , Paintner, Kai , Sinning, Richard
CPC classification number: H05K3/4614 , H01L2224/48472 , H01L2924/19107 , H05K1/0272 , H05K1/0306 , H05K1/144 , H05K3/305 , H05K3/4629 , H05K2201/043 , H05K2201/096 , H05K2203/049
-
-
-
-
-
-
-
-
-
Search Results
226
records
(took 0.023 seconds)
