公开(公告)号：FR3059146A1

公开(公告)日：2018-05-25

申请号：FR1661348

申请日：2016-11-22

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  FORNARA PASCAL ,  BOUTON GUILHEM ,  LISART MATHIEU

IPC: H01L21/04 ,  H05K1/02

Abstract: Circuit intégré, comprenant une partie d'interconnexion (PITX) comportant au moins un niveau de vias (Vn) situé entre un niveau de métallisation inférieur (Mn) recouvert d'une couche d'encapsulation isolante (C1) et un niveau de métallisation supérieur (Mn+1), et au moins une discontinuité électrique (C10) entre au moins un premier via (V1) dudit niveau de vias et au moins une première piste (P1) dudit niveau de métallisation inférieur, située au niveau de ladite couche d'encapsulation (C1).

公开(公告)号：FR3033938B1

公开(公告)日：2018-04-27

申请号：FR1552290

申请日：2015-03-19

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： SIMOLA ROBERTO ,  FORNARA PASCAL

IPC: H01L29/866

Abstract: L'invention concerne une diode Zener comprenant : une jonction de diode Zener formée dans un substrat semi-conducteur (SUB) parallèlement à la surface du substrat entre une région de cathode (CD1) et une région d'anode (AD1), des régions conductrices (BDC, EDC, ED1, NW) configurées pour générer un premier champ électrique perpendiculaire à la jonction de diode Zener, lorsqu'elles sont soumises à des tensions adéquates, et des régions conductrices (GT1, GTC) configurées pour générer un second champ électrique dans le plan de la jonction de diode Zener, lorsqu'elles sont soumises à des tensions adéquates.

公开(公告)号：FR3057393A1

公开(公告)日：2018-04-13

申请号：FR1659771

申请日：2016-10-11

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： MARZAKI ABDERREZAK

IPC: H01L23/58 ,  G11C5/00

Abstract: Le caisson (1) de type de conductivité P est isolé du substrat (SB) par une structure de type triple caisson comportant une tranchée (4) ayant une partie centrale (430) électriquement conductrice enveloppée dans une enveloppe isolante (440), cette tranchée (4) formant avec le caisson (1) un condensateur de découplage.

公开(公告)号：FR3057087A1

公开(公告)日：2018-04-06

申请号：FR1659451

申请日：2016-09-30

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： CHAMPEIX CLEMENT ,  BORREL NICOLAS ,  SARAFIANOS ALEXANDRE

IPC: G06F21/70 ,  G06F21/60 ,  H01L23/58

Abstract: L'invention concerne une puce électronique, comprenant : un substrat semiconducteur (46) dopé d'un premier type de conductivité ; une couche enterrée (36) dopée d'un deuxième type de conductivité recouvrant le substrat ; un premier caisson (37) dopé du premier type de conductivité recouvrant la couche enterrée ; des circuits (10, 24, 32) séparés de la couche enterrée formés dans et sur le premier caisson et/ou dans et sur des deuxièmes caissons (12, 26, 16) formés dans le premier caisson ; et un détecteur du courant de polarisation (I) de la couche enterrée.

公开(公告)号：FR3044460B1

公开(公告)日：2018-03-30

申请号：FR1561649

申请日：2015-12-01

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANCOIS ,  BRECTE VICTORIEN

IPC: G11C7/06

公开(公告)号：FR3047585B1

公开(公告)日：2018-03-09

申请号：FR1651001

申请日：2016-02-09

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： MARTINEZ ALBERT

IPC: G06F21/54 ,  G06F11/30 ,  G06F21/55

Abstract: Dans ce procédé de surveillance de l'exécution d'un code programme par un code programme de surveillance, on stocke dans une même mémoire programme (MEM) des instructions (3) du code programme et des instructions (4) de surveillance du code programme, on extrait simultanément de la mémoire programme (MEM) chaque instruction à surveiller (3) et les instructions de surveillance associées (4), et on exécute l'instruction à surveiller et les instructions de surveillance.

公开(公告)号：FR3055436A1

公开(公告)日：2018-03-02

申请号：FR1657860

申请日：2016-08-23

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： DIOP IBRAHIMA ,  LIARDET PIERRE YVAN ,  LINGE YANIS

IPC: G06F7/72 ,  H03M13/00

Abstract: L'invention concerne un procédé de protection d'un calcul modulaire sur un premier nombre (M) et un deuxième nombre (d'), exécuté par un circuit électronique (1), comportant les étapes suivantes : combiner le deuxième nombre (d') à un troisième nombre (r) pour obtenir un quatrième nombre (d") ; exécuter le calcul modulaire sur les premier et troisième nombres, le résultat étant contenu dans un premier registre ou emplacement mémoire (TO) ; initialiser un deuxième registre ou emplacement mémoire (RC) à la valeur du premier registre ou à l'unité ; et successivement, pour chaque bit (ri) à l'état 1 du troisième nombre : si le bit correspondant (d"i) du quatrième nombre est à l'état 1, le contenu du deuxième registre ou emplacement mémoire est multiplié (310') par l'inverse du premier nombre et le résultat est placé dans le premier registre ou emplacement mémoire, si le bit correspondant du quatrième nombre est à l'état 0, le contenu du deuxième registre ou emplacement mémoire est multiplié (310) par le premier nombre et le résultat est placé dans le premier registre ou emplacement mémoire.

公开(公告)号：FR3021457B1

公开(公告)日：2017-10-13

申请号：FR1454552

申请日：2014-05-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： WUIDART SYVIE ,  RIVERO CHRISTIAN ,  BOUTON GUILHEM ,  FORNARA PASCAL

IPC: H01L27/092 ,  H01L29/06

Abstract: Circuit intégré comprenant un substrat (1) et au moins un composant (TR) disposé au moins partiellement au sein d'une région active (10) du substrat (1) limitée par une région isolante (2). Ce circuit comprend en outre une structure capacitive (STC) possédant une première électrode destinée à être reliée à un premier potentiel (GND), une deuxième électrode destinée à être reliée à un deuxième potentiel (Vdd), l'une des deux électrodes étant située au moins en partie dans la région isolante (2) ; la structure capacitive (STC) est ainsi configurée pour permettre également une réduction de contraintes en compression dans ladite région active.

公开(公告)号：FR3034567B1

公开(公告)日：2017-04-28

申请号：FR1552744

申请日：2015-03-31

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  FORNARA PASCAL ,  ORELLANA SEBASTIAN

IPC: H01L27/00 ,  H01H1/00

Abstract: De façon à par exemple améliorer le contact ohmique entre deux pièces métalliques (10, 20) situées à un niveau de métallisation (M3), on équipe ces deux pièces de deux vias déportés (101, 201) situés au niveau de métallisation (M3) et au moins partiellement au niveau de vias (V3) immédiatement supérieur. Chaque via déporté comporte par exemple un composé inoxydable ou quasi inoxydable tel qu'une couche barrière en Ti/TiN.

公开(公告)号：FR3022688A1

公开(公告)日：2015-12-25

申请号：FR1455785

申请日：2014-06-23

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  DELALLEAU JULIEN ,  BOUTON GUILHEM

IPC: H01L29/792 ,  H01L27/00

Abstract: Le procédé de fabrication comprend une réalisation, au sein d'un substrat semiconducteur, d'une région isolante (2) délimitant une zone active (la), une réalisation d'une région de grille isolée (3) au-dessus de la zone active, une première implantation de dopants dans la zone active de part et d'autre de la région de grille isolée, une réalisation de régions latérales isolantes sur les flancs de la région de grille isolée et une deuxième implantation de dopants dans la zone active, plus profonde que la première implantation, à travers une fenêtre d'implantation (100) débordant de part et d'autre des régions latérales isolantes. La fenêtre d'implantation exclut de la zone active au moins une première zone d'exclusion (101) située d'un côté de la région de grille isolée (3) à distance de la région latérale isolante correspondante (8).