中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

56 records (took 0.03 seconds)

    불휘발성 메모리 장치의 제조 방법
    31.
    发明授权
    불휘발성 메모리 장치의 제조 방법 有权
    制造非易失性存储器件的方法

    公开(公告)号：KR100814418B1

    公开(公告)日：2008-03-18

    申请号：KR1020060099212

    申请日：2006-10-12

    Applicant: 삼성전자주식회사

    Inventor： 박기연 ,  김선정 ,  류민경 ,  이승환 ,  최한메

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L27/115 ,  H01L27/11521 ,  H01L21/28273

    Abstract: A method for fabricating an NVM(non-volatile memory) device is provided to reduce a leakage current through upper, intermediate and lower dielectric layers by sufficiently densifying the upper, intermediate and lower dielectric layers by a heat treatment performed at a high temperature. A tunnel insulation layer is formed on a substrate(100). A conductive pattern is formed on the tunnel insulation layer. A lower dielectric layer is formed on the conductive pattern. A first heat treatment is performed to densify the lower dielectric layer. An intermediate dielectric layer having a lower energy band gap than that of the lower dielectric layer is formed on the firstly heat-treated lower dielectric layer. An upper dielectric layer including the same material as the lower dielectric layer is formed on the intermediate dielectric layer. A second heat treatment is performed to densify the intermediate dielectric layer and the upper dielectric layer. A conductive layer is formed on the secondly heat-treated upper dielectric layer. The lower dielectric layer can include a first metal oxide, and the intermediate dielectric layer can include a second metal oxide having a higher dielectric constant than that of the first metal oxide.

    Abstract translation: 提供了一种用于制造NVM（非易失性存储器）器件的方法，通过在高温下进行的热处理来充分致密化上，中，下介电层，以减少通过上，中，下介电层的漏电流。 在基板（100）上形成隧道绝缘层。 导电图案形成在隧道绝缘层上。 在导电图案上形成下介电层。 执行第一热处理以致密化下介电层。 在第一热处理的下介电层上形成具有比下介电层的能带隙低的中间介电层。 在中介电介质层上形成包含与下介电层相同材料的上电介质层。 进行第二次热处理以使中间介电层和上介电层致密。 在第二热处理的上电介质层上形成导电层。 下介电层可以包括第一金属氧化物，并且中间介电层可以包括具有比第一金属氧化物更高的介电常数的第二金属氧化物。

    포인트 거래 서비스 방법 및 그 서비스 시스템
    33.
    发明公开
    포인트 거래 서비스 방법 및 그 서비스 시스템 无效
    点交易的方法和系统

    公开(公告)号：KR1020010113295A

    公开(公告)日：2001-12-28

    申请号：KR1020000033579

    申请日：2000-06-19

    Applicant: 삼성전자주식회사

    Inventor： 이기환 ,  김선정 ,  이귀호 ,  김혜주

    IPC: G06Q20/06

    CPC classification number: G06Q30/02 ,  G06Q20/10 ,  G06Q30/0601 ,  G06Q40/04

    Abstract: 포인트 거래 서비스 방법이 개시된다. 본 발명에 따른 포인트 거래 서비스 방법은 (a) 가맹점으로부터 고객의 포인트를 수집하여 고객 데이터베이스에 저장하는 단계와, (b) 고객으로부터 포인트의 매매 요청 정보를 접수하는 단계, 및 (c) 접수된 매매 요청 정보에 따라 다른 고객들과 포인트를 거래하는 단계를 포함하는 것을 특징으로 한다.
    본 발명에 따르면 사용자는 적은 포인트도 현금화할 수 있고, 자신이 원하는 포인트를 다른 포인트로 교환하는 것이 가능하다. 또한, 본 발명의 방법에 따르면, 각 가맹점들의 포인트 또는 사이버 머니를 공통으로 사용하는 것이 가능하므로, 인터넷 비즈니스 확대 및 사이버 머니 마케팅을 위한 보호 장치로써도 사용할 수 있다.

    반도체 기판 및 이를 포함하는 반도체 장치
    34.
    发明授权
    반도체 기판 및 이를 포함하는 반도체 장치 有权

    公开(公告)号：KR102257423B1

    公开(公告)日：2021-05-31

    申请号：KR1020150011490

    申请日：2015-01-23

    Applicant: 삼성전자주식회사

    Inventor： 양문승 ,  최은혜 ,  김선정 ,  이승훈 ,  이현정

    IPC: H01L29/49 ,  H01L21/02

    Abstract: 역으로경사진스트레인해방층을사용하여, 관통전위(threading dislocation)의밀도를감소시킨반도체기판을제공하는것이다. 상기반도체기판은일면은베이스기판, 상기베이스기판상의제1 실리콘게르마늄층, 및상기제1 실리콘게르마늄층상의제2 실리콘게르마늄층으로, 상기제2 실리콘게르마늄층의게르마늄분율은상기베이스기판으로부터멀어짐에따라감소하고, 상기제2 실리콘게르마늄층의최하부의게르마늄분율은상기제1 실리콘게르마늄층의최상부의게르마늄분율보다큰 제2 실리콘게르마늄층을포함한다.

    반도체 소자 및 그 제조 방법
    37.
    发明公开
    반도체 소자 및 그 제조 방법 审中-实审
    SMICONDUCTOR DEVICE AND METHOD OF FABRISTING THE SAME

    公开(公告)号：KR1020160121765A

    公开(公告)日：2016-10-20

    申请号：KR1020150088937

    申请日：2015-06-23

    Applicant: 삼성전자주식회사

    Inventor： 이태종 ,  홍상혁 ,  권태용 ,  김선정 ,  김철

    IPC: H01L29/78 ,  H01L29/66

    Abstract: 반도체소자및 그제조방법이제공된다. 반도체소자의제조방법은돌출된활성패턴을갖는기판을제공하고, 활성패턴의하부를덮는제1 라이너막과소자분리패턴을기판상에형성하고, 활성패턴의상부및 소자분리패턴상에제2 라이너막을형성하고, 그리고제2 라이너막상에더미게이트를형성하는것을포함할수 있다.

    반도체 장치 및 그 제조 방법
    39.
    发明公开
    반도체 장치 및 그 제조 방법 审中-实审
    半导体器件及其制造方法

    公开(公告)号：KR1020160043206A

    公开(公告)日：2016-04-21

    申请号：KR1020140136835

    申请日：2014-10-10

    Applicant: 삼성전자주식회사

    Inventor： 유종렬 ,  이현정 ,  김선정 ,  이승훈 ,  최은혜

    IPC: H01L29/78 ,  H01L21/336 ,  H01L29/788

    CPC classification number: H01L29/1054 ,  H01L21/823412 ,  H01L21/823814 ,  H01L27/088 ,  H01L27/0886 ,  H01L27/092 ,  H01L27/0924 ,  H01L29/165 ,  H01L29/7849 ,  H01L29/785

    Abstract: 반도체장치및 그제조방법이제공된다. 반도체장치는제 1 및제 2 영역들의반도체기판상에형성된버퍼층, 상기제 1 영역의상기버퍼층상에형성된제 1 채널층, 상기제 2 영역의상기버퍼층상에형성된제 2 채널층, 및상기제 2 채널층과상기버퍼층사이에배치된스페이서층을포함하되, 상기버퍼층, 상기제 2 채널층, 및상기스페이서층은게르마늄(Ge)을포함하는반도체물질들로형성되며, 상기제 1 채널층과상기제 2 채널층간의게르마늄농도차이는상기버퍼층과상게 2 채널층간의게르마늄농도차이보다크고, 상기스페이서층은게르마늄의농도구배(gradient)를가질수 있다.

    Abstract translation: 提供一种半导体器件及其制造方法。 半导体器件包括形成在第一和第二区域的半导体衬底上的缓冲层，形成在对应于第一区域的缓冲层上的第一沟道层，形成在对应于第二区域的缓冲层上的第二沟道层，以及 设置在第二沟道层和缓冲层之间的间隔层，其中缓冲层，第二沟道层和间隔层由包含锗（Ge）的半导体材料形成，第一沟道层和第二沟道之间的浓度差 层比缓冲层和第二沟道层之间的层大，并且间隔层可以具有锗的浓度梯度。

    비휘발성 메모리 장치 및 그 제조 방법
    40.
    发明公开
    비휘발성 메모리 장치 및 그 제조 방법 无效
    非易失性存储器件及其制造方法

    公开(公告)号：KR1020110035525A

    公开(公告)日：2011-04-06

    申请号：KR1020090093292

    申请日：2009-09-30

    Applicant: 삼성전자주식회사

    Inventor： 훠종량 ,  이명범 ,  황기현 ,  신승목 ,  김선정

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L27/11578 ,  H01L27/11551 ,  H01L27/11556 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7883 ,  H01L29/792 ,  H01L29/7926 ,  H01L21/28273

    Abstract: PURPOSE: A non-volatile memory device and manufacturing method thereof are provided to prevent charges in a charge storage film from being spread. CONSTITUTION: A stack structure includes vertically stacked conductive lines. The stack structure includes interlayer insulating film patterns(122,124) between the conductive lines. A semiconductor pattern(200) penetrates the stack structure and is connected to the semiconductor substrate. An information storage film(230) is formed between the semiconductor pattern and the conductive lines. A fixed charge layer(142) is arranged between the semiconductor pattern and the interlayer insulating film patterns.

    Abstract translation: 目的：提供一种非易失性存储器件及其制造方法，以防止电荷存储膜中的电荷扩散。 构成：堆叠结构包括垂直堆叠的导线。 叠层结构包括导电线之间的层间绝缘膜图案（122,124）。 半导体图案（200）穿透堆叠结构并连接到半导体衬底。 在半导体图案和导电线之间形成信息存储膜（230）。 在半导体图案和层间绝缘膜图案之间布置固定电荷层（142）。

Patent Agency Ranking