公开(公告)号：KR1020110055246A

公开(公告)日：2011-05-25

申请号：KR1020090112188

申请日：2009-11-19

Applicant: 삼성전자주식회사

Inventor： 김신혜 ,  변경문 ,  김홍래 ,  최길현 ,  홍은기

IPC: H01L21/8242

CPC classification number: H01L27/10817 ,  H01L27/10852 ,  H01L28/91

Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to prevent the bridge of a capacitor due to excessive etch in a capacitor support stand by forming the capacitor support stand made of materials with a low etching selectivity in comparison to an etch stop layer. CONSTITUTION: A mold oxide layer is formed on a semiconductor substrate. A support stand layer(150) made of materials with durability against the wet etch and high tensile stress is formed on the mold oxide layer. A plurality of holes are formed to expose a conductive layer on the semiconductor substrate by etching the mold oxide layer and the support stand layer. A plurality of bottom electrodes(142) are formed by coating the conductive materials on the inner wall of the hole. A plurality of capacitor support stands are formed by etching the support stand layer with a preset pattern. The plurality of capacitor support stands connect the adjacent bottom electrodes with a stripe shape. A dielectric layer and a top electrode(146) are formed on the bottom electrode.

Abstract translation: 目的：提供一种用于制造半导体器件的方法，通过与蚀刻停止层相比形成由具有低蚀刻选择性的材料制成的电容器支撑架，以防止由于电容器支撑架中的过度蚀刻引起的电容器的桥接。 构成：在半导体衬底上形成模具氧化物层。 在模具氧化物层上形成由具有耐湿蚀刻和高拉伸应力的耐久性的材料制成的支撑架层（150）。 形成多个孔，以通过蚀刻模具氧化物层和支撑架层来暴露半导体衬底上的导电层。 通过将导电材料涂覆在孔的内壁上形成多个底部电极（142）。 通过以预设图案蚀刻支撑架层来形成多个电容器支撑架。 多个电容器支撑架将相邻的底部电极连接成条状。 电介质层和顶部电极（146）形成在底部电极上。

公开(公告)号：KR1020100102982A

公开(公告)日：2010-09-27

申请号：KR1020090021321

申请日：2009-03-12

Applicant: 삼성전자주식회사

Inventor： 최종완 ,  홍은기 ,  이보영 ,  한태종 ,  구주선 ,  변경문

IPC: H01L21/8247

CPC classification number: H01L29/7881 ,  H01L21/76229 ,  H01L21/764 ,  H01L27/11521 ,  H01L27/11531 ,  H01L27/11568 ,  H01L29/0649

Abstract: PURPOSE: A semiconductor device is provided to improve channel boosting efficiency during a program process and to improve the distribution of a channel voltage when a boost process is executed. CONSTITUTION: A tunnel insulating layer(310) and a charge trapping layer(320) are sequentially laminated on a substrate. A recess region(200) passes through a part of the charge trapping layer and the tunnel insulating layer and is defined with the side which is connected to a bottom surface. A first insulating pattern(230) has a distance between the inner walls which is a second width which is less than a first width.

Abstract translation: 目的：提供半导体器件，以在程序进程期间提高通道提升效率，并且在执行升压处理时改善通道电压的分布。 构成：隧道绝缘层（310）和电荷捕获层（320）依次层压在基板上。 凹陷区域（200）穿过电荷捕获层和隧道绝缘层的一部分，并且与连接到底表面的一侧限定。 第一绝缘图案（230）具有内壁之间的距离，第二宽度小于第一宽度。

公开(公告)号：KR1020090098250A

公开(公告)日：2009-09-17

申请号：KR1020080023499

申请日：2008-03-13

Applicant: 삼성전자주식회사

Inventor： 안상훈 ,  이보영 ,  홍은기 ,  백은경 ,  최종완 ,  김영선 ,  김성태

IPC: H01L21/31 ,  H01L21/324

CPC classification number: H01L21/76825 ,  H01L21/324 ,  H01L21/76829 ,  H01L21/76841

Abstract: A semiconductor device and method of forming thereof are provided to improve the film characteristic and the reliability of device. The insulating layer(32) including the pattern(38) is formed on the substrate(10). The optical layer(22) is formed between the same patterns on the substrate. The insulating layer is cured by light. The optical layer has the refractive index higher than the insulating layer. The optical layer has the reflectivity more than 40 in the range of wavelength of 100~800nm. The insulating spacer is formed between the same patterns and the optical layer.

Abstract translation: 提供一种半导体器件及其形成方法，以改善膜的特性和器件的可靠性。 包含图案（38）的绝缘层（32）形成在基板（10）上。 光学层（22）形成在基板上的相同图案之间。 绝缘层通过光固化。 光学层的折射率高于绝缘层。 光学层的波长在100〜800nm范围内的反射率大于40。 绝缘间隔物形成在相同的图案和光学层之间。

公开(公告)号：KR1020090067576A

公开(公告)日：2009-06-25

申请号：KR1020070135279

申请日：2007-12-21

Applicant: 삼성전자주식회사

Inventor： 홍은기 ,  변경문 ,  최종완 ,  백은경 ,  김영선

IPC: H01L21/76

CPC classification number: H01L21/76237 ,  H01L21/76232

Abstract: A method for filling a trench and a method for forming an isolation layer structure thereby are provided to extend a width of a top wall of a trench by removing a part of an auxiliary insulating layer having an overhang. A substrate(100) having a first trench is prepared. An auxiliary insulating layer is consecutively formed on a bottom surface and a sidewall of the first trench and an upper surface of the substrate. The auxiliary insulating layer is divided into a doping part(126) and an undoping part(128) by implanting selectively an impurity with respect to a part of the auxiliary insulating layer adjacent to a top wall of the trench. A first insulating layer pattern for defining a second trench is formed on the bottom surface and the sidewall of the first trench by removing the doping part. A second insulating layer pattern is formed to fill the second trench.

Abstract translation: 提供一种用于填充沟槽的方法和用于形成隔离层结构的方法，以通过去除具有突出端的辅助绝缘层的一部分来延伸沟槽顶壁的宽度。 准备具有第一沟槽的衬底（100）。 辅助绝缘层连续地形成在第一沟槽的底表面和侧壁以及衬底的上表面上。 辅助绝缘层通过相对于邻近沟槽顶壁的辅助绝缘层的一部分选择性地注入杂质而被分成掺杂部分（126）和非掺杂部分（128）。 通过去除掺杂部分，在第一沟槽的底表面和侧壁上形成用于限定第二沟槽的第一绝缘层图案。 形成第二绝缘层图案以填充第二沟槽。

公开(公告)号：KR100653704B1

公开(公告)日：2006-12-04

申请号：KR1020040078477

申请日：2004-10-01

Applicant: 삼성전자주식회사

Inventor： 차용원 ,  나규태 ,  홍은기

IPC: H01L21/76

Abstract: 반도체소자의 트렌치 소자분리 방법 및 그에 의해 제조된 트렌치 소자분리 구조를 제공한다. 이 방법은 반도체기판 상에 하드 마스크막 패턴을 형성하는 것을 포함한다. 상기 하드 마스크막 패턴을 식각마스크로 사용하여 상기 반도체기판을 식각하여 상기 반도체기판 내에 제1 폭을 갖는 제1 트렌치 및 상기 제1 폭 보다 넓은 제2 폭을 갖는 제2 트렌치를 형성한다. 상기 트렌치들을 갖는 상기 반도체기판 상에 적어도 상기 제1 트렌치를 채우는 제1 절연막을 형성한다. 상기 제2 트렌치 내에 형성된 상기 제1 절연막을 선택적으로 제거하여 상기 제1 트렌치를 채우도록 잔존하는 제1 절연막 패턴을 형성한다. 상기 제1 절연막 패턴을 갖는 상기 반도체기판 상에 적어도 상기 제2 트렌치를 채우는 제2 절연막을 형성한다. 상기 하드 마스크막 패턴이 노출되도록 상기 제2 절연막 및 상기 제1 절연막 패턴을 평탄화시킨다.
트렌치 소자분리, 소자분리막, 오존-TEOS 산화막, HDP-CVD 산화막

公开(公告)号：KR100593673B1

公开(公告)日：2006-06-28

申请号：KR1020040086016

申请日：2004-10-27

Applicant: 삼성전자주식회사

Inventor： 홍은기 ,  구주선 ,  나규태 ,  라상호

IPC: H01L21/76 ,  H01L21/762

CPC classification number: H01L21/76232 ,  H01L21/02164 ,  H01L21/02222 ,  H01L21/02282 ,  H01L21/02337 ,  H01L21/3125 ,  H01L21/316

Abstract: 반도체 장치의 제조 방법 및 이를 이용한 소자 분리막의 형성 방법에 있어서, 게이트 패턴들이 형성된 반도체 기판의 표면 및 게이트 표면을 따라 실리콘 질화물로 이루어진 라이너를 형성한다. 라이너 상에 폴리실라잔을 포함하는 SOG 용액을 도포하여 SOG 박막을 형성한다. 100 내지 300℃의 온도에서 SOG 박막을 예비-열처리한다. 650 내지 800℃의 온도, 10 내지 40atm의 압력 및 산화 분위기 하에서 20분 내지 60분간 주-열처리하여 게이트 패턴들 사이에 매립되고 보이드의 발생이 억제된 치밀한 구조를 갖는 절연막을 이루는 실리콘 산화막을 형성한다. 절연막을 습식 식각하여 게이트 패턴들 사이에 콘택홀을 갖는 절연막 패턴을 형성한다. 따라서, 상기 실리콘 산화막으로 이루어지는 박막을 최근의 큰 단차와 좁은 간격을 갖는 패턴들 사이에 보이드의 발생없이 매립시킬 수 있다.

Abstract translation: 一种制造半导体器件的方法以及使用该方法形成隔离膜的方法，其中由氮化硅制成的衬垫沿着其上形成有栅极图案的半导体衬底的表面和栅极表面形成。 将含有聚硅氮烷的SOG溶液施加在衬垫上以形成SOG薄膜。 SOG薄膜在100-300℃的温度下进行预热处理。 650至800℃温度下的10的环境下20分钟至60分钟，以40atm的压力和在氧化气氛中的主加热处理之间形成在氧化硅膜中的栅极图案，形成具有致密的结构，其中空隙的产生被抑制的绝缘膜埋入 。 湿法蚀刻绝缘膜以形成在栅极图案之间具有接触孔的绝缘膜图案。 因此，可以掩埋由氧化硅膜制成的薄膜，而不会在具有最近的大台阶和窄间隙的图案之间产生空隙。

公开(公告)号：KR100522547B1

公开(公告)日：2005-10-19

申请号：KR1020030089305

申请日：2003-12-10

Applicant: 삼성전자주식회사

Inventor： 구주선 ,  홍은기 ,  김홍근 ,  나규태

IPC: H01L21/31

CPC classification number: H01L21/02164 ,  H01L21/02175 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/02318 ,  H01L21/316 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/76837 ,  H01L21/76897

Abstract: SOG를 사용한 층간 절연막 형성 방법이 개시되어 있다. 반도체 기판에서, 단차부를 이루는 구조물의 표면에 결합 촉진용 촉매 물질을 형성한다. 상기 결합 촉진용 촉매 물질 상에 SOG 물질을 코팅한다. 상기 SOG 물질을 열처리하여 실리콘 산화막을 형성한다. 상기 공정에 의하면, 고단차 영역을 보이드 없이 매립하면서도 하부 접착 특성 및 식각 내성이 우수한 층간 절연막을 형성할 수 있다.

公开(公告)号：KR1020050023981A

公开(公告)日：2005-03-10

申请号：KR1020030061771

申请日：2003-09-04

Applicant: 삼성전자주식회사

Inventor： 홍은기 ,  구주선 ,  김홍근 ,  나규태

IPC: H01L27/108

Abstract: PURPOSE: A method of forming a semiconductor device is provided to prevent the short between adjacent conductive patterns by using a self-aligning process. CONSTITUTION: At least two line patterns(115) composed of a conductive line(109) and a capping pattern(111) are arranged parallel with each other on a semiconductor substrate(101). An insulating spacer(117) is formed at both sidewalls of each line pattern. A mold layer(119a) is formed on the resultant structure by using a spin manner. A contact hole(125) for exposing partially the substrate to the outside is formed between the line patterns by patterning selectively the mold layer. The mold layer has a relatively high etch selectivity on the insulating spacer compared to a silicon oxide layer.

Abstract translation: 目的：提供一种形成半导体器件的方法，以通过使用自对准工艺来防止相邻导电图案之间的短路。 构成：由导线（109）和封盖图案（111）组成的至少两个线图案（115）在半导体衬底（101）上彼此平行地布置。 在每个线图案的两个侧壁处形成绝缘间隔物（117）。 通过旋转方式在所得结构上形成模具层（119a）。 通过图案选择性地形成模层，在线图案之间形成用于将衬底部分地暴露于外部的接触孔（125）。 与氧化硅层相比，模层具有相对高的绝缘间隔物的蚀刻选择性。

公开(公告)号：KR1020050000155A

公开(公告)日：2005-01-03

申请号：KR1020030040743

申请日：2003-06-23

Applicant: 삼성전자주식회사

Inventor： 홍은기 ,  구주선 ,  김홍근 ,  나규태

IPC: H01L21/28

Abstract: PURPOSE: A method of forming a self-aligned contact is provided to prevent the bridge between contacts and to restrain the increase of contact resistance by using a second spacer. CONSTITUTION: A contact hole for exposing a first spacer(110) and a conductive portion of a semiconductor substrate(100) to the outside is formed on the semiconductor substrate through an interlayer dielectric(111). A second spacer(114) is formed at sidewalls of the exposed interlayer dielectric. A native oxide layer is removed therefrom by using a cleaning process. The contact hole is filled with a conductive material.

Abstract translation: 目的：提供一种形成自对准接触的方法，以防止接触之间的桥接并且通过使用第二间隔物来抑制接触电阻的增加。 构成：通过层间电介质（111）在半导体衬底上形成用于将第一间隔物（110）和半导体衬底（100）的导电部分暴露于外部的接触孔。 在暴露的层间电介质的侧壁处形成第二间隔物（114）。 通过使用清洁方法从其中除去天然氧化物层。 接触孔填充有导电材料。

公开(公告)号：KR1020040104148A

公开(公告)日：2004-12-10

申请号：KR1020030035659

申请日：2003-06-03

Applicant: 삼성전자주식회사

Inventor： 차용원 ,  홍은기 ,  구주선 ,  나규태

IPC: H01L21/31

Abstract: PURPOSE: A method for forming an SOG(Spin-On-Glass) layer having uniform density is provided to improve the density of the SOG layer and reduce generation of cracks by applying vibration to the vertical direction of the substrate in a process for forming the SOG layer. CONSTITUTION: An SOG layer is deposited on a surface of a substrate. The substrate including the SOG layer is vibrated to the vertical direction(S2). The process for vibrating the substrate is performed by applying high-frequency of 100 to 50,000Hz to the substrate. The process for vibrating the substrate is performed during 10 to 600 seconds.

Abstract translation: 目的：提供一种形成具有均匀密度的SOG（旋转玻璃）层的方法，以提高SOG层的密度，并通过在形成基底的过程中对基板的垂直方向施加振动来减少裂纹产生 SOG层。 构成：将SOG层沉积在基底表面上。 包括SOG层的基板沿垂直方向振动（S2）。 用于振动基板的方法是通过将100-500Hz的高频施加于基板来进行的。 在10〜600秒钟内进行振动基板的工序。