公开(公告)号：KR100608249B1

公开(公告)日：2006-08-02

申请号：KR1020040095023

申请日：2004-11-19

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  남우진 ,  정상훈 ,  이재훈

IPC: G09G3/36 ,  G09G3/30 ,  G09G3/20

Abstract: 본 발명은 아날로그 버퍼회로에 관한 것으로, 제1 전원전압(V
DD )을 수신하며, 노드 A에서 게이트 전극과 드레인 전극이 접속된 제1 트랜지스터와; 상기 제1 트랜지스터의 소스/드레인 전류 통로에 자신의 소스/드레인 전류통로가 직렬 접속되며, 제2 전원전압(V
SS )을 수신하는 제2 트랜지스터와; 입력전압을 수신하고, 상기 타이밍 제어부에 의해 제어되며, 노드 B에서 자신의 드레인 전극과 상기 제2 트랜지스터의 게이트 전극이 접속된 제3 트랜지스터와; 타이밍 제어부에 의해 제어되며, 소스 전극이 상기 노드 A에 접속된 제4 트랜지스터와; 상기 타이밍 제어부에 의해 제어되며, 상기 제1 전원전압(V
DD )과 상기 노드 B 사이에 소스/드레인 전류통로가 접속된 제5 트랜지스터와; 상기 제1 전원전압(V
DD )과 출력단 사이에 접속된 커패시터를 포함하며, 상기 출력단에서의 전압은 상기 입력전압과 함수관계에 있음을 특징으로 한다.
박막트랜지스터, 아날로그 버퍼회로, 포화영역, 함수관계

公开(公告)号：KR1020060057928A

公开(公告)日：2006-05-29

申请号：KR1020040097125

申请日：2004-11-24

Applicant: 재단법인서울대학교산학협력재단

Inventor： 하민우 ,  이승철 ,  한민구

IPC: H01L29/778 ,  H01L21/324

CPC classification number: H01L29/66462 ,  H01L21/268 ,  H01L21/324

Abstract: 본 발명은 후처리 어닐링 (post annealing) 기술에 관한 것으로, GaN 소자의 드레인 전류 증가, 트랜스 컨덕턴스(transconductance) 증가, 누설 전류 감소 및 항복 전압 (breakdown voltage) 증가를 위하여 GaN 소자가 제작된 뒤 소자에 엑시머 레이저 펄스 (excimer laser pulse)를 가하는 것이다. 본 발명에 다른 엑시머 레이저 펄스를 이용한 후처리 어닐링 방법은 공정이 용이하며 쇼트키 게이트 (Schottky gate)의 열화 없이 GaN 소자의 전기적 특성 개선을 개선할 수 있다.
후처리 어닐링, 엑시머 레이저, GaN, 높은 전자이동도 트랜지스터

公开(公告)号：KR100501236B1

公开(公告)日：2005-07-18

申请号：KR1020030051594

申请日：2003-07-25

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  최연익 ,  전병철 ,  지인환 ,  하민우

IPC: H01L29/74

Abstract: 본 발명은 부하의 단락시 전원부의 고전압으로 인해 전력소자가 파괴되는 것을 방지하기 위한 보호회로를 구비한 에미터 스위치 사이리스터에 관한 것이다.
본 발명은 보호회로에 의해 플로팅 에미터의 전압을 감지하여 EST의 안쪽 게이트 전압을 낮추어줌으로써 EST의 단락유지를 위해 필수적인 고전압 전류 포화특성을 얻을 수 있도록 하며, 본 발명에 의한 EST는 산업용 모터 제어에서 통상 요구되는 10㎲ 정도의 단락유지 특성을 갖는다.

公开(公告)号：KR1020050039168A

公开(公告)日：2005-04-29

申请号：KR1020030074585

申请日：2003-10-24

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  이민철

IPC: H01L29/786

Abstract: 본 발명은 박막 트랜지스터에 관한 것으로, 특히 다결정 실리콘 박막 트랜지스터의 킹크전류(kink current)를 억제하기 위해 두 개의 게이트 전극을 비대칭적으로 형성하여 드레인 접합에 형성된 홀(hole)이 소스 전극까지 도달하는 것을 억제하여 포화 영역에서 킹크 전류가 억제되는 비대칭 듀얼 게이트를 갖는 박막 트랜지스터 및 그 제조방법에 관한 것이다.

公开(公告)号：KR100485130B1

公开(公告)日：2005-04-25

申请号：KR1020020063570

申请日：2002-10-17

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  남우진 ,  정상훈 ,  문국철 ,  박기찬

IPC: H03K17/56

Abstract: 본 발명은 트랜지스터의 스위칭방법 및 이를 이용한 스위칭회로에 관한 것으로, 특히 용량성 결합(capacitive coupling)과 부트-스트래핑(boot-strapping)을 이용하여 N-형 트랜지스터의 경우 출력전압보다 낮은 전압을 갖는 입력 신호로도 트랜지스터를 턴-온(turn on)시키며, P-형 트랜지스터의 경우 출력전압보다 높은 전압을 갖는 입력신호로도 트랜지스터를 턴-온 시키는 기술에 관한 것이다.

公开(公告)号：KR100463028B1

公开(公告)日：2004-12-23

申请号：KR1020020016134

申请日：2002-03-25

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  최연익 ,  오재근 ,  이유상 ,  전병철 ,  이승철

IPC: H01L29/74

Abstract: PURPOSE: A MOS(Metal-Oxide-Semiconductor) controlled thyristor is provided to be capable of increasing the maximum controllable current of the MOS controlled thyristor and restraining the snap-back phenomenon of the MOS controlled thyristor by using a trench gate structure. CONSTITUTION: A MOS controlled thyristor is provided with a trench gate(203) for simultaneously forming a finger gate and a main gate by etching a plurality of trenches to the vertical direction of the trench gate before forming the trench gate and a P-type base(201) self-aligned by using the trench gate as a mask. At this time, the channel width of the main gate is increased through the trench gate. Preferably, a plurality of trenches are formed at the trench gate.

Abstract translation: 目的：提供MOS（金属氧化物半导体）控制晶闸管，以便能够通过使用沟槽栅极结构来增加MOS控制晶闸管的最大可控电流并抑制MOS控制晶闸管的回跳现象。 本发明的MOS控制晶闸管具有沟槽栅极（203），用于在形成沟槽栅极和P型基极之前，通过在沟槽栅极的垂直方向上蚀刻多个沟槽来同时形成指栅极和主栅极 （201）通过使用沟槽栅作为掩模来自对准。 此时，主栅极的沟道宽度通过沟槽栅极增加。 优选地，在沟槽栅极处形成多个沟槽。

公开(公告)号：KR1020030069293A

公开(公告)日：2003-08-27

申请号：KR1020020008776

申请日：2002-02-19

Applicant: 재단법인서울대학교산학협력재단

Inventor： 정상훈 ,  남우진 ,  박기찬 ,  이재훈 ,  한민구

IPC: G09G3/30

CPC classification number: G09G3/3225 ,  G09G3/3233 ,  G09G2300/043

Abstract: PURPOSE: A pixel structure of an active matrix organic LED(Light Emitting Diode) display is provided to improve non-uniformity of a threshold voltage of a TFT(Thin Film Transistor) by using only four TFTs and one capacitor. CONSTITUTION: A pixel structure of an active matrix organic LED(Light Emitting Diode) display includes a data line, a selection line, an organic LED, a capacitor(C1), the first transistor(T1), the second transistor(T2), and a threshold voltage correction portion(T3,T4). The capacitor(C1) is used for storing the data voltage applied to the data line. The first transistor(T1) is used for turning on or turning off the data voltage according to voltage applied to the selection line. The second transistor(T2) is used for transmitting the current corresponding to a data value of the capacitor to the organic LED. The threshold voltage correction portion(T3,T4) stores a voltage difference between the voltage applied to the data line and the threshold voltage of the second transistor(T2).

Abstract translation: 目的：提供有源矩阵有机LED（发光二极管）显示器的像素结构，以通过仅使用四个TFT和一个电容器来改善TFT（薄膜晶体管）的阈值电压的不均匀性。 构成：有源矩阵有机LED（发光二极管）显示器的像素结构包括数据线，选择线，有机LED，电容器（C1），第一晶体管（T1），第二晶体管（T2）， 和阈值电压校正部（T3，T4）。 电容器（C1）用于存储施加到数据线的数据电压。 第一晶体管（T1）用于根据施加到选择线的电压来接通或关断数据电压。 第二晶体管（T2）用于将与电容器的数据值相对应的电流传输到有机LED。 阈值电压校正部（T3，T4）存储施加到数据线的电压与第二晶体管（T2）的阈值电压之间的电压差。

公开(公告)号：KR101338903B1

公开(公告)日：2013-12-09

申请号：KR1020070024119

申请日：2007-03-12

Applicant: 삼성디스플레이 주식회사 ,  재단법인서울대학교산학협력재단

Inventor： 한민구 ,  이재훈

IPC: G09G3/30 ,  G09G3/32 ,  G09G3/20 ,  H05B33/26

Abstract: 영상의 표시품질을 향상시킨 표시패널, 이를 갖는 표시장치 및 이의 구동방법이 개시된다. 표시패널은 스캔 배선, 데이터 배선, 유기 발광소자, 제1 및 제2 전류 제어부를 포함한다. 스캔 배선은 서로 이웃하게 형성된 제1 및 제2 서브 스캔배선을 포함하고, 데이터 배선은 스캔 배선과 교차되도록 형성되며, 유기 발광소자는 소스전원의 소스전류를 공급받아 광을 발생시킨다. 제1 전류 제어부는 제1 서브 스캔배선 및 데이터 배선와 전기적으로 연결되고, 제2 전류 제어부는 제2 서브 스캔배선 및 데이터 배선과 전기적으로 연결되며, 제1 및 제2 전류 제어부는 병렬로 유기 발광소자와 전기적으로 연결된다. 여기서, 단위구간동안, 제1 전류 제어부는 소스전류의 양을 제어하는 발광모드로 동작되고, 제2 전류 제어부는 내부특성을 복구시키는 복구모드로 동작됨으로써, 표시패널의 표시품질이 보다 향상될 수 있다.
제1 전류 제어부, 제2 전류 제어부, 제1 스캔배선, 제2 스캔배선

公开(公告)号：KR101219049B1

公开(公告)日：2013-01-09

申请号：KR1020050092966

申请日：2005-10-04

Applicant: 재단법인서울대학교산학협력재단 ,  삼성디스플레이 주식회사

Inventor： 한민구 ,  이재훈

IPC: G09G3/30

Abstract: 본 발명은 게이트로는 외부 제어 신호(EMS)를 인가받으며 OLED의 캐소드 부분이 드레인영역에 접속되어 OLED 발광시 OLED 전류를 소스/드레인 전류통로로 인가받는 제5 스위칭 트랜지스터와(제5TFT T5), 설정된 스캔 신호(SCAN 신호)가 게이트로 접속되며 제3TFT T3의 게이트 부분과 드레인 부분을 소스/드레인 영역으로 접속된 제4 스위칭 트랜지스터(제4TFT T4)와, OLED 발광시 OLED 전류를 결정해주는 전류 구동 트랜지스터인 제3TFT T3과, 제3TFT T3의 게이트 부분과 VSS를 각기 상판과 하판으로 구성하는 캐패시터 C와, 게이트로는 외부 스캔신호 (SCAN)를 인가받으며 데이터 전압을 제3TFT T3의 소스 영역에 전달해주는 제1 스위칭 트랜지스터(제1TFT T1)과, 게이트로는 외부제어 신호(EMS)를 인가받으며 캐패시터 C의 하판 부분과 제3TFT T3의 소스 영역을 연결해주는 제2 스위칭 트랜지스터(제2TFT T2), 그리고 소스와 드레인 영역이 각기 외부 클럭 신호(CLK)와 제3TFT T3의 게이트 영역으로 연결되어 있고 동시에 게이트와 제3TFT T3의 게이트 부분이 접속되어 있는 제6스위칭 트랜지스터(제6TFT T6)로 구성된다. 이때 OLED의 애노드 부분은 VDD를 인가받는다.
active matrix OLED, 비정질 실리콘 박막트랜지스터, 열화 보상

公开(公告)号：KR101214205B1

公开(公告)日：2012-12-21

申请号：KR1020050117198

申请日：2005-12-02

Applicant: 삼성디스플레이 주식회사 ,  재단법인서울대학교산학협력재단

Inventor： 한민구 ,  이재훈 ,  남우진

IPC: G09G3/30

CPC classification number: G09G3/3233 ,  G09G3/325 ,  G09G3/3291 ,  G09G2300/0426 ,  G09G2300/0465 ,  G09G2300/0809 ,  G09G2300/0819 ,  G09G2300/0842 ,  G09G2300/0866 ,  G09G2310/0262 ,  G09G2310/06 ,  G09G2320/043

Abstract: 구동박막트랜지스터의문턱전압의열화를보상하는표시장치및 그구동방법이제공된다. 인가되는구동전류에의해발광되는발광소자, 발광소자를발광시키기위해구동전류의크기를제어하는구동박막트랜지스터, 구동박막트랜지스터의문턱전압과데이터전압에의존하는전압이충전되며, 구동박막트랜지스터의게이트전압에서데이터전압의차이에해당하는전압을유지하는커패시터, 주사신호에응답해서데이터전압을커패시터에공급하는제1 스위칭부, 다이오드연결되어발광신호를구동박막트랜지스터에인가하는제2 스위칭부를포함하는표시장치를포함한다.