-
公开(公告)号：KR1019990051075A
公开(公告)日：1999-07-05
申请号：KR1019970070314
申请日：1997-12-19
Applicant: 한국전자통신연구원
IPC: H03F3/20
Abstract: 본 발명은 CMOS를 이용한 초고주파 증폭기 설계에 있어 잡음특성 및 전력이득 등 회로성능을 변화시키지 않으면서 전력소모를 감소시키는 동시에 칩의 면적을 줄이는 CMOS 저전력 초고주파 증폭기에 관한 것이다. 그 목적은 RF 초크 인덕터 대신 능동소자를 사용함으로써 소비전력을 절반으로 감소시키는 동시에 칩의 면적도 크게 줄일 수 있게 하는 데에 있다. 그 특징은 자신의 소스가 제 1 용량수단를 통하여 접지되며 자신의 드레인이 제 1 유도수단를 통하여 전원과 연결되며 자신의 게이트가 제 1 저항수단을 통하여 전원과 연결되어 있는 제 1 증폭수단과, 자신의 소스가 제 2 유도수단을 통하여 접지되며 자신의 드레인이 제 2 용량수단을 통하여 그 제 1 증폭수단의 게이트에 연결되며 제 1 정합수단을 통하여 입력신호를 자신의 게이트로 입력받는 제 2 증폭수단 및 자신의 소스가 그 제 1 증폭수단의 소스에 연결되며 자신의 드레인이 그 제 2 증폭수단의 드레인에 연결되며 자신의 게이트가 제 2 저항수단을 통하여 자신의 드레인과 연결되어 있는 제 3 증폭수단으로 구성되며, 바이어스 회로가 제 3 저항수단을 통하여 그 제 2 증폭수단의 게이트에 연결되며, 출력신호가 그 제 1 증폭수단의 드레인으로부터 제 2 정합수단을 통하여 출력되는 데에 있다. 그 효과는 RF 칩 가격을 감소시킬 수 있는 데에 그 효과가 있다.
-
公开(公告)号：KR100204600B1
公开(公告)日：1999-06-15
申请号：KR1019960047659
申请日：1996-10-23
Applicant: 한국전자통신연구원
IPC: H01L23/28
CPC classification number: H03H7/38 , H01L2224/45144 , H01L2224/48091 , H01L2924/00014 , H01L2924/00
Abstract: 본 발명은 초고주파 모노리식 집적회로의 실장에 사용되는 패키지 접지단 패들의 기생성분을 나타내는 등가회로에 관한 것으로, 각각의 단자로부터 출력되는 임피던스 성분을 하나의 공통 임피던스 성분으로 하고, 이 공통 임피던스를 접지 하도록 한 등가회로 구조를 도입함으로써, 다운 본딩되는 금선의 수에 따라 기생성분의 표현을 쉽게 확장할 수 있는 패키지 접지단 패들의 근사적인 등가회로에 관한 것이다.
-
公开(公告)号：KR100129843B1
公开(公告)日：1998-10-01
申请号：KR1019940035166
申请日：1994-12-19
Applicant: 한국전자통신연구원
IPC: H03F1/26
CPC classification number: H03F3/1935 , H03F2200/372
Abstract: 커패시터들(101, 102)가 인덕터(103)로 이루어지는 입력정하부와, 이에 캐스케이드로 연결된 두개의 MESFET들(104, 113)과, 커패시터(117)로 이루어지는 출력정합부를 갖는 저잡음 증폭기에서, 접지를 한개의 노드로 묶고 본딩 와이어(120)를 이용하여 외부로 연결할 경우 저하되는 안정도를 개선하기 위하여 두개의 MESFET들(104, 113) 사이에 커패시터(110)를 병렬로 연결한다.
-
-
公开(公告)号：KR100135020B1
公开(公告)日：1998-04-25
申请号：KR1019940033479
申请日：1994-12-09
Applicant: 한국전자통신연구원
IPC: G08C19/00
Abstract: 본 발명은 소스혼합기 회로에 관한 것으로 특히, GaAs기술을 이용한 제 1 트랜지스터(MESFET)(305)로 이루어진 소스 혼합기본체와, 상기 제 1 트랜지스터(305)와 동일한 특성을 가지며 케스케이드로 연결된 소스 공통의 제 2 트랜지스터(306)로 이루어진 중간주파수 증폭기와, 상기 트랜지스터들과 동일 특성을 가지며 출력단이 소스혼합 기본체의 소스로 입력되는 제 3 트랜지스터(307)와, 상기 제 1∼3 트랜지스터(305∼307)의 직류전압은 자기 바이어스(311, 321, 331)로 되어 있고 게이트(310, 347, 330)는 직류적으로 접지로 접속되며, RF와 중간주파수 증폭단은 드레인 전압부가용 저항(313, 323)을 사용하고, 상기 발진자증폭기의 드레인 전압부가용으로는 인덕터(333)를 사용하는 것을 특징으로 하는 수신단용 UHF 밴드 초고주파 모노리식 소스혼합기 회로를 제공하여 입력주 파수가 UHF 밴드이며 출력중간 주파수가 VHF의 낮은 주파수대역일 때 수신단 혼합기를 소스혼합기 형태로 쓰는 경우에 발진자 버퍼회로 출력단의 정합을 소스혼합기의 소스단에서의 중간주파수에 대하여 쇼트회로로 설계함으로써 모노리식 회로의 면적이 변하지 않고도 이득을 극대화시킬 수 있으므로 적은 발진자 전력으로도 변환이득을 얻을 수 있는 저소비전력형회로를 제공할 수 있는 효과가 있다.
-
Patent Agency Ranking36.发明授权
公开(公告)号：KR100120723B1
公开(公告)日：1997-11-04
申请号：KR1019940033883
申请日：1994-12-13
Applicant: 한국전자통신연구원
IPC: H03K19/01
Abstract: a first depletion mode MOSFET(201) having a gate where an input signal is inputted and a drain where an output signal is outputted; a first resistor(202) for drain bias of the first depletion mode MOSFET(201) which is connected between the drain of the first depletion mode MOSFET(201) and a positive voltage(Vdd); a second depletion mode MOSFET(203) having a drain connected to the positive voltage(Vdd), a source connected to the source of the first depletion mode MOSFET(201) and a gate connected to an intermittence control voltage(Vc); a second resistor(204) for gate bias of the second depletion mode MOSFET(203) which is connected between the gate of the second depletion mode MOSFET(203) and a ground; a constant current source(205) connected between the sources of the depletion mode MOSFETs(201, 203) and the ground; a bypass capacitor(206) which is connected in parallel with the constant current source(205) between the constant current source(205) and the ground and flows a RF signal to the ground; and a third resistor(207) for gate bias of the first depletion mode MOSFET(201) which is connected between the first depletion mode MOSFET(201) and the ground.
Abstract translation: 具有输入信号的栅极的第一耗尽型MOSFET（201）和输出信号的漏极; 用于第一耗尽型MOSFET（201）的漏极偏置的第一电阻器（202），其连接在第一耗尽型MOSFET（201）的漏极和正电压（Vdd）之间; 具有连接到正电压（Vdd）的漏极的第二耗尽型MOSFET（203），连接到第一耗尽型MOSFET（201）的源极的源极和与间歇控制电压（Vc）连接的栅极; 用于连接在第二耗尽型MOSFET（203）的栅极和地之间的第二耗尽型MOSFET（203）的栅极偏置的第二电阻器（204） 连接在耗尽型MOSFET（201,203）的源极与地之间的恒流源（205）; 旁路电容器（206），其与所述恒流源（205）和所述地之间的恒流源（205）并联连接，并将RF信号流向所述地; 和连接在第一耗尽型MOSFET（201）和地之间的第一耗尽型MOSFET（201）的栅极偏置的第三电阻器（207）。
-
公开(公告)号：KR100394275B1
公开(公告)日：2003-08-09
申请号：KR1019990029627
申请日：1999-07-21
Applicant: 한국전자통신연구원
IPC: H03F1/32
Abstract: PURPOSE: A differential amplifier circuit for RF signals for improvement of linearity of small signals is provided to improves linearity of the third-order intermodulation signal by using characteristic of an FET. CONSTITUTION: A differential amplifier circuit for RF signals for improvement of linearity of small signals includes a differential amplifier(10) for differential-amplifying an input signal at a normal operation point with an external DC gate voltage, a differential amplifier(20) for generating the third-order intermodulation signal, which non-linearly differential-amplifies the input signal with an external DC gate voltage to generate the third-order intermodulation signal, and an insulator(30) for differently applying the DC gate voltages supplied to the two differential amplifiers for insulation from a DC power supply.
Abstract translation: 目的：提供一种用于改善小信号线性的RF信号的差分放大器电路，以通过使用FET的特性来改善三阶互调信号的线性。 用于改善小信号线性的RF信号的差分放大器电路包括：差分放大器（10），用于利用外部DC门电压对正常工作点处的输入信号进行差分放大;差分放大器（20），用于产生 三阶互调信号，其用外部DC栅极电压对输入信号进行非线性差分放大以产生三阶互调信号;以及绝缘体（30），其用于不同地施加提供给两个差分 用于直流电源绝缘的放大器。
-
公开(公告)号：KR100275535B1
公开(公告)日：2001-01-15
申请号：KR1019970069568
申请日：1997-12-17
Applicant: 한국전자통신연구원
IPC: H01L27/08
Abstract: PURPOSE: A method for isolating a CMOS circuit for ultra-high frequency is provided to isolate elements by intercepting a path of leakage current due to a potential difference between wells in a state of floating well. CONSTITUTION: A plurality of n- well(2,2') is formed in a predetermined interval on a high resistance p type substrate(1). A plurality of n+ region(3,3') is formed within the n- wells(2,2'). A guard ring is formed between the n- wells(2,2'). The guard ring is formed with a p+ region(4) and an n+ region(7). The n- wells(2,2') are extended to a vertical direction and a horizontal direction in order to form N-well lack regions(5,5') if voltages(V1,V2) are applied to the n+ regions(3,3') of a CMOS circuit. An isolation process between elements is generated since the n+ region(4) and the guard ring of the p+ region(7) are formed between the n- wells(2,2').
Abstract translation: 目的：提供一种用于隔离超高频CMOS电路的方法，通过在浮置状态下由于阱之间的电位差截取泄漏电流的路径来隔离元件。 构成：在高电阻p型衬底（1）上以预定间隔形成多个n阱（2,2'）。 在n阱（2,2'）内形成多个n +区（3,3'）。 在n阱（2,2'）之间形成保护环。 保护环由p +区域（4）和n +区域（7）形成。 如果将电压（V1，V2）施加到n +区域（3），则n阱（2,2'）被延伸到垂直方向和水平方向，以形成N阱缺失区域（5,5'） ，3'）。 由于n +区域（4）和p +区域（7）的保护环形成在n阱（2,2'）之间，因此产生元件之间的隔离处理。
-
公开(公告)号：KR100218687B1
公开(公告)日：1999-09-01
申请号：KR1019960056397
申请日：1996-11-22
Applicant: 한국전자통신연구원
IPC: H01L29/76
Abstract: 본 발명은 갈륨비소(GaAs) 메스펙트(MESFET)의 소스-드레인 단 저항 측정 값의 보상 방법에 관한 것으로, 특히 전체 게이트 전류 성분에서 열이온 방출(thermionic emission)에 의한 전류 성분만을 추출 한 다음 열이온 방출에 의한 성분만으로 소스 및 드레인 저항을 따로 측정하고, 계산 시에는 이상 계수(ideality factor)를 열이온 방출 값으로 대입하여 구하는 저항 값 계산의 보상 방법에 관해 개시된다.
-
公开(公告)号：KR1019990038949A
公开(公告)日：1999-06-05
申请号：KR1019970058841
申请日：1997-11-07
Applicant: 한국전자통신연구원
IPC: H01C13/02
Abstract: 본 발명은 모놀리식 마이크로파 집적회로(MMIC)용 가변 축전기 및 저항 설계방법에 관한 것으로서, MMIC 제작에 있어서 레이저를 이용하여 금속선의 단락 및 개방이 가능한 것을 이용하여 축전기에 대해 직렬연결 및 병렬연결을 혼합하여 공정 후 축전 용량의 목표 값을 맞추면 조정이 필요 없으며 축전 용량이 목표 값보다 작게 되면 직렬로 연결된 축전기를 단락시켜서 목표 축전 용량 값을 맞추고 축전 용량이 목표 값보다 크게 제작되면 병렬로 연결된 축전기의 연결 금속선을 개방시켜서 목표 축전 용량 값을 맞추는 레이아웃을 제공함으로써, 축전 용량과 저항의 미세 조절이 가능하지만 공정의 결과 축전 용량과 저항이 목표 값에 맞도록 제작되었을 때는 조정이 필요 없어서 조정을 최소화하기 위한 방법으로 수율을 떨어뜨리지 않으면서 가능한 한 � ��동 소자의 조정을 최소화하여 제작 기간 및 공정 가격을 최소화할 수 있는 효과가 있다.
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.021 seconds)
