-
-
公开(公告)号：KR1019950021256A
公开(公告)日：1995-07-26
申请号：KR1019930027217
申请日：1993-12-10
Applicant: 한국전자통신연구원
IPC: H01L21/336
Abstract: 본 발명은 반도체 소자 제작에 있어서 이 단계 식각공정에 의한 게이트 금속의 형성방법에 관한 것으로서, 종래기술에 있어 습식식각만 또는 건식식각만으로 공정을 하여 게이트, 소스 및 드레인 사이의 저항이 증대되어 소스와 드레인 사이의 전류통로가 끊어지고, 계면특성이 나빠지는 문제점을 각각 발생하였기 때문에 본 발명은 기판(1)위에 감광막의 형성을 형성하는 공정(a)과, 일단계 식각 및 이단계 식각공정(b,c)과, 금속층(6)의 중착공정(d)과, 소정의 금속층(6)을 리프트오프 공정에 의해서 제거하여 게이트 금속(7)을 형성하는 공정(e)을 제공함으로써 종래의 방법에 비해 공정수는 증가하지만 계면에서 생기는 문제점을 해결하고 소자의 신뢰도를 향상시켜 경제성을 크게 개선시킬 수 있다.
-
公开(公告)号：KR1019950021229A
公开(公告)日：1995-07-26
申请号：KR1019930027029
申请日：1993-12-09
Applicant: 한국전자통신연구원
IPC: H01L21/328
Abstract: 본 발명은 이종접합 소자의 n형 오믹접촉 형성방법에 관한 것으로서, 본 발명은 이종접합 소자의 중요한 전극인 에미터 오믹금속(9)으로서 새로운 합금계를 사용하였고, 또한 이 금속표면상에 전자 사이클로트론(ECR)이중 절연막을 도포하여 열처리함으로써 전반적인 에미터 접촉특성을 개선시킴으로써 에미터 접촉저항을 낮춰 이종접합소자의 고속특성을 더욱 향상히킬 뿐만 아니라, 전기적 균일성을 좋게 하여 소자의 신뢰성을 제고시키는 것이 가능하다.
-
公开(公告)号：KR1019940007667B1
公开(公告)日：1994-08-22
申请号：KR1019910022927
申请日：1991-12-13
Applicant: 한국전자통신연구원
IPC: H01L29/78
Abstract: The method manufactures a GaAs recessed gate field effect transistor. The method comprises the steps of: (A) injecting n-type impurity on a channel layer and a source and drain region of a GaAs substrate (1); (B) covering a substrate by a dielectric layer (2) and activating by thermal process; (C) masking a photosensitive layer on a dielectric layer (2) and etching a layer (2) to form a gate region; (D) forming an oxide layer (4) of a certain thickness on a substrate; and (E) etching an oxide layer (4), vaporizing a gate metal (5) and forming an ohmic electrode (6).
Abstract translation: 该方法制造了GaAs凹陷栅极场效应晶体管。 该方法包括以下步骤：（A）在GaAs衬底（1）的沟道层和源极和漏极区域上注入n型杂质; （B）通过电介质层（2）覆盖衬底并通过热处理激活; （C）掩蔽介电层（2）上的感光层并蚀刻层（2）以形成栅极区域; （D）在衬底上形成一定厚度的氧化物层（4）; 和（E）蚀刻氧化物层（4），蒸发栅极金属（5）并形成欧姆电极（6）。
-
-
Patent Agency Ranking
公开(公告)号：KR1019940004262B1
公开(公告)日：1994-05-19
申请号：KR1019900021813
申请日：1990-12-26
Applicant: 한국전자통신연구원
IPC: H01L21/335
Abstract: preparing a GaAs substrate; depositing a Si layer on the substrate; forming a first photoresist pattern on the Si layer; etching the Si layer using the first photoresist pattern as a mask to define ohmic contact regions of source/drain electrodes; forming a second photoresist pattern on the substrate after removal of the first photoresist pattern to define a channel region and injecting a predetermined quantity of Si ions into the substrate; depositing a protective layer around the substrate after removal of the second photoresist pattern; and annealing the substrate to activate Si ions of the remaining Si layer and diffusing the activating Si ions into the deep direction of the substrate.
Abstract translation: 制备GaAs衬底; 在衬底上沉积Si层; 在所述Si层上形成第一光刻胶图案; 使用第一光致抗蚀剂图案作为掩模蚀刻Si层以限定源/漏电极的欧姆接触区域; 在去除第一光致抗蚀剂图案之后在衬底上形成第二光致抗蚀剂图案以限定沟道区域并将预定量的Si离子注入到衬底中; 在除去第二光致抗蚀剂图案之后，在衬底周围沉积保护层; 并且使衬底退火以激活剩余Si层的Si离子并将活化Si离子扩散到衬底的深度方向。
-
-
-
-
公开(公告)号：KR1019920003827B1
公开(公告)日：1992-05-15
申请号：KR1019890011896
申请日：1989-08-21
Applicant: 한국전자통신연구원
IPC: H01L21/66
Abstract: In a measuring method for speading resistance and impurity concentration of semiconductor board, two probes measure spreading resistance downwardly of a semicomductor board on a slope of an angle of inclination. Impurity concentration is known from the spreading resistance mearsured. For two dimensional measurement spreading resistance is measured on a slope of angles of inclination in the planes of X-Y and X-Z.
Abstract translation: 在半导体板的电阻和杂质浓度的测定方法中，两个探针在倾斜角度的斜率上测量半导体板向下的扩展电阻。 杂质浓度从扩散阻力已知。 对于二维测量，在X-Y和X-Z的平面中的倾斜角度的斜率上测量扩展电阻。
-
-
-
-
-
-
-
-
-
Search Results
228
records
(took 0.02 seconds)
