公开(公告)号：WO1981002233A1

公开(公告)日：1981-08-06

申请号：PCT/US1980001585

申请日：1980-11-24

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  LOCASCIO J ,  JARRETT R

IPC: H03F03/14

CPC classification number: B03B9/00 ,  C10C3/007 ,  C10G1/00 ,  C10L9/00 ,  F23K1/00 ,  G05F3/265 ,  H03F3/347

Abstract: Three terminal current source (10) including a current turn around circuit comprising first (12) and second (14) transistors. The emitters of the pair of transistors are coupled to a common terminal (20) with the collector of the first one of the pair of the transistors being coupled to an input terminal at which is supplied a reference current (25) with the collector of the other one of the pair of transistors being coupled in cascode through the emitter collector path of an output transistor (24) to the output terminal (34) of the current source circuit. The base electrodes of the pair of transistors are directly connected to each other with the control electrode of the output transistor being connected to the collector of the first one of the pair of transistors of the current turn around circuit. A single lateral split collector transistor (26) is utilized to improve the current match between the input and output of the current source wherein the emitter of this transistor is connected to the base electrodes of the pair of transistors of the current source with one collector and the base of the split collector transistor being connected to the collector of the second one of the pair of transistors. The other one of the collectors of the split collector transistor is connected directly to the output terminal of the current source. The aforedescribed structure provides a current source having improved matching characteristics over a temperature range which varies from -40`C to +125`C.

Abstract translation: 包括第一晶体管（12）和第二晶体管（14）的包括电流转向电路的三端电流源（10）。 一对晶体管的发射极耦合到公共端子（20），其中一对晶体管中的第一晶体管的集电极耦合到输入端子，在该输入端子处与参考电流（25）的集电极 一对晶体管中的另一个通过输出晶体管（24）的发射极集电极路径以共源共栅耦合到电流源电路的输出端（34）。 一对晶体管的基极电极直接连接，输出晶体管的控制电极连接到电流转向电路的一对晶体管的第一个的集电极。 单个横向分离集电极晶体管（26）用于改善电流源的输入和输出之间的电流匹配，其中该晶体管的发射极与一个集电极连接到电流源的一对晶体管的基极， 分离集电极晶体管的基极连接到该对晶体管中的第二晶体管的集电极。 分离集电极晶体管的另一个集电极直接连接到电流源的输出端。 上述结构提供了在-40℃至+ 125℃变化的温度范围内具有改进的匹配特性的电流源。

公开(公告)号：WO1981001086A1

公开(公告)日：1981-04-16

申请号：PCT/US1980001205

申请日：1980-09-15

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  ARNESON S

IPC: H03H09/64

CPC classification number: H03H9/72 ,  H03H9/027 ,  H03H9/14505 ,  H03H9/1452 ,  H03H9/1455 ,  H03H2250/00

Abstract: A three-transducer SAW filter (Fig. 2) that includes a central input transducer (109) requiring only one-half of the interdigital fingers normally required by prior art three-transducer SAW filters (Fig.1). As a result, two input transducers (305 and 306 in Fig. 3) may now be provided in the space normally occupied by one prior art input transducer (103 in Fig. 1). The only requirement is that each input transducer (305 and 306 in Fig 3) have an axis of symmetry (310) about which surface waves propagate symmetrically to output transducers (301 and 302). Since each input transducer (305 and 306) may have a different frequency response, such as (401 and 402 in Fig. 4), a dual-passband SAW filter (Fig. 3) may now be provided in the space normally occupied by a single prior art SAW filter. Furthermore, a multi-passband SAW filter (Fig. 6) may be provided by arranging pairs of input transducers (602, 603 and 605, 606) between three or more output transducers (601, 604 and 607) which are electrically coupled in parallel. In addition, the input and output connections of a multi-passband SAW filter (Fig. 5) may be interchanged such that an input signal, applied to the parallel connected output transducers (506 and 509) is frequency sorted by the passbands of each of the input transducers (507 and 508).

公开(公告)号：WO1981000473A1

公开(公告)日：1981-02-19

申请号：PCT/US1980001006

申请日：1980-08-07

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  SMITH P ,  RAGHUNATHAN K

IPC: G06F09/06

CPC classification number: G06F9/321 ,  G06F15/7832

Abstract: A CMOS microprocessor having a plurality of registers wherein the registers contain RAM type storage cells resulting in compact, fully static register. In most cases the registers are connected to two buses. A 5 bit temporary register (34) and an 8 bit program counter (23) are each connected to three buses. An incrementer (21), (38) can provide an increment or decrement function but cannot be used to store functions. A bit code generator (44) is connected to a data bus (12) thereby allowing any one selected data bit carried by the data bus to be modified. A 5 bit high order program counter (33) is capable of directly transferring its contents to the 5 bit temporary register (34). An 8 bit low order incrementer (21) is capable of incrementing three different registers which are an address storage register (22), a program counter (23), and a stack pointer (24). A 5 bit high order incrementer (38) is also capable of incrementing three registers which are an address storage register (32), a program counter (33), and a temporary register (34). An ALU (11) has a first and a second input, which, because of the bus structure used, can both receive data simultaneously.

公开(公告)号：WO1982004365A1

公开(公告)日：1982-12-09

申请号：PCT/US1982000499

申请日：1982-04-19

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  WEBER PAUL JOHN

IPC: H04B01/04

CPC classification number: H03C1/02

Abstract: Circuits ameliores de commande de modulation d'emetteur radio permettant d'augmenter sensiblement la puissance moyenne du signal de modulation, ce qui se traduit par une qualite amelioree du signal audio puisque le rapport signal/bruit est egalement ameliore. Les circuits de commande de modulation de la presente invention comprennent un microphone (110), un amplificateur audio (120), un filtre d'interferences adjacentes (130), un modulateur (150), un potentiometre (140), un oscillateur et un emetteur (180), et une antenne (190). L'amplificateur audio (120) comprend en outre un amplificateur operationnel (160) possedant une resistance d'entree (162) couplee au travers d'un condensateur (168) au microphone (110), un filtre de retard de phase (170) couple a la sortie de l'amplificateur operationnel (160), et une resistance de reaction (161) couplee entre le filtre (170) et la resistance d'entree (162). Lors de la limitation d'amplitude, la phase et l'amplitude des signaux harmoniques provenant de l'amplificateur operationnel (160) sont modifiees par le filtre de retard de phase (170) pour produire une forme d'onde analogue a celle illustree a la figure 2. Lorsqu'il est utilise de maniere lineaire, l'amplificateur audio (120) presente une reponse en frequence plate, le filtre (170) n'ayant aucun effet puisqu'il est dispose dans la boucle de reaction. Les circuits ameliores de commande de modulation de la presente invention peuvent etre utilises avantageusement tant dans les radios modulees en amplitude que dans les radios modulees en frequence (100) pour en ameliorer la qualite du signal audio.

Abstract translation: 描述了改进的无线电发射机调制控制电路，其显着地增加了调制信号的平均功率，导致增强的音频信号质量，因为同样增加了信噪比。 本发明的调制控制电路包括麦克风110，音频放大器120，飞溅滤波器130，调制器150，电位计140，振荡器和发射器180以及天线190.音频放大器120还包括运算放大器160，其具有输入电阻162， 耦合到运算放大器160的输出的相位滞后滤波器170以及耦合在滤波器170和输入电阻162之间的反馈电阻器161.当被驱动到幅度限制中时，谐波的相位和幅度 来自运算放大器160的信号被相位滞后滤波器170改变以产生类似于图10所示的波形。 当线性运作时，音频放大器120具有平坦的频率响应，滤波器170由于处于反馈回路中而没有作用。 本发明的改进的调制控制电路可以有利地用于幅度和频率调制的无线电装置100中，以增强其音频信号质量。

公开(公告)号：WO1982004349A1

公开(公告)日：1982-12-09

申请号：PCT/US1982000591

申请日：1982-05-03

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  FAY GARY V ,  PSHAENICH ALVIN

IPC: H01H47/32

CPC classification number: H02M3/155 ,  H03K17/06

Abstract: Appareil a commutateur de regulation et de commutation de courant ou un transistor de puissance a mode d'enrichissement de semiconducteur a oxyde metallique a N canaux NMOS est utilise dans le conducteur positif pour reguler le flux de courant s'ecoulant d'une source de puissance a une charge. Afin d'obtenir un etat de commutation 'on' de faible resistance pour le transistor de puissance NMOS, la porte de commande doit etre polarisee sur une tension qui depasse la tension positive de la source de puissance. Cette tension de polarisation est generee dans l'appareil.

公开(公告)号：WO1982003500A1

公开(公告)日：1982-10-14

申请号：PCT/US1982000199

申请日：1982-03-01

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  VIZMUELLER PETER

IPC: H01P01/20

CPC classification number: H01P1/205

Abstract: Un filtre de resonateur helicoidal comprend plusieurs bobines helicoidales (11), chacune etant mise a la terre a une extremite (31) et libre a l'autre extremite et contenue dans une cavite (15, 16, 17). Les bobines (11) sont couplees entre elles electromagnetiquement par l'intermediaire d'ouvertures (21, 22) dans les parois conductrices (19, 20) separant les cavites du resonateur (15, 16, 17) les unes des autres. Un organe dielectrique (41) est introduit dans les ouvertures (19, 20) pour augmenter l'accouplement entre les bobines adjacentes (11) de maniere a augmenter la largeur de bande du filtre.

公开(公告)号：WO1982003495A1

公开(公告)日：1982-10-14

申请号：PCT/US1982000355

申请日：1982-03-22

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  LANE RICHARD H

IPC: H01L21/20

CPC classification number: H01L29/0638 ,  H01L21/033 ,  H01L21/74 ,  H01L21/76213 ,  H01L23/544 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Technique for the preparation of buried channels (39) of arbitrary conductivity type in a semiconductor device or integrated circuit containing oxide moats (47) in an epitaxial surface layer (42). By following a specific sequence of process steps, two mask layers (31, 38) are obtained from a single mask alignment step which permits adjacent regions (37, 39) in the substrate to be doped to different conductivity and type, if desired, prior to the growth of the epitaxial layer (42). The resulting epitaxial layer (42) has an irregular surface pattern (41) reflecting the shape of the buried structures to facilitate ready alignment with the mask pattern (45) necessary for the production of oxide moats. The resulting structure has a channel (39) buried under the oxide moat region (47) which is used to inhibit the formation of parasitic channels or create a desired channel for device purposes.

Abstract translation: 在半导体器件中制备任意导电型掩埋沟道（39）的技术或在外延表面层（42）中含有氧化物护城河（47）的集成电路。 通过遵循特定的工艺步骤顺序，从单个掩模对准步骤获得两个掩模层（31,38），其允许衬底中的相邻区域（37,39）被掺杂到不同的导电性，并且如果需要，将其类型 涉及外延层（42）的生长。 所得到的外延层（42）具有反映掩埋结构形状的不规则表面图案（41），以便于与生产氧化物护城河所需的掩模图案（45）准备对准。 所得到的结构具有埋在氧化物护环区域（47）下面的通道（39），其用于抑制寄生通道的形成或产生用于器件目的的期望的通道。

公开(公告)号：WO1982002629A1

公开(公告)日：1982-08-05

申请号：PCT/US1981001656

申请日：1981-12-14

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  BYNUM BYRON G ,  JARRETT ROBERT B

IPC: H03K03/282

CPC classification number: H03K4/502 ,  H03K3/0231

Abstract: Un oscillateur a courant de sortie a circuit integre utilise un condensateur (C) interne ou externe qui est charge alternativement depuis +VBE a un point de declenchement superieur predetermine, puis decharge a +VBE. Une intensite de controle (Icnt) proportionnelle a la tension aux bornes du condensateur est generee et comparee avec une intensite de reference (Iref). Lorsque l'intensite de controle (Icnt) atteint une valeur predeterminee par rapport a l'intensite de reference (Iref), un transitor (Q4) est branche, permettant ainsi la decharge du condensateur (C) a +VBE . L'intensite de controle (Icnt) est generee par le meme circuit miroir (2) que celui qui engendre l'intensite oscillante de sortie (Iout) et est soit egale ou proportionnelle a cette derniere. Ainsi l'intensite de sortie oscillante (Iout) est, de facon predominante, proportionnelle a l'intensite de reference (Iref), et la frequence d'oscillation depend des composants passives, a savoir une resistance (R1) et un condensateur (C).

公开(公告)号：WO1982002308A1

公开(公告)日：1982-07-08

申请号：PCT/US1981001597

申请日：1981-11-27

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  MCGINN MICHAEL ,  LUNN GERALD K

IPC: H04N05/04

CPC classification number: H04N5/126

Abstract: Une boucle de verrouillage de phase horizontale utilisee dans un recepteur de television comprend une premiere et une seconde boucles et un oscillateur horizontal (34) qui genere un signal de rampe a une frequence egale a deux fois la frequence d'analyse de ligne. La premiere boucle verrouille le signal de l'oscillateur sur les impulsions de synchronisation horizontale. La sortie de l'oscillateur est decoupee en tranches (36) puis est divisee par deux (38) pour obtenir une forme d'onde de commande de cycle de travail a cinquante pour cent sur le detecteur de phase (30) dans la premiere boucle et sur un detecteur de phase (40) dans la seconde boucle. La seconde boucle comprend un decoupeur en tranches variables (44) qui fonctionne sur le signal de rampe de l'oscillateur de maniere a verrouiller le signal de retour du spot genere par l'etage de sortie horizontale (48) sur la forme de'onde de commutation du second detecteur de phase. Les deux boucles comprennent un circuit de division par deux (38, 46) qui assure l'obtention de formes d'ondes de commande de cycle de travail a cinquante pour cent.

公开(公告)号：WO1982002299A1

公开(公告)日：1982-07-08

申请号：PCT/US1981001445

申请日：1981-10-28

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  MCGINN MICHAEL

IPC: H03K04/50

CPC classification number: H03K4/502

Abstract: Un oscillateur horizontal pour un recepteur de television comprend un condensateur a mono-plaquette de nitrure (30). Le circuit comprend un amplificateur de courant de reference (64, 66, 68, 70, 72) qui genere un courant de reference de faible coefficient de temperature. En faisant varier le gain d'un circuit reflecteur de courant (78, 80, 82), le courant de reference est divise pour produire un petit courant de charge/decharge. Une chaine de polarisation resistive (36, 38, 40, 42) et un premier et un second condensateurs (30, 106) sont utilises pour fixer les tensions de crete superieure et inferieure du signal de rampe de sortie de l'oscillateur.