-
公开(公告)号:CN101064994A
公开(公告)日:2007-10-31
申请号:CN200710102677.6
申请日:2007-04-26
Applicant: 夏普株式会社
Inventor: 仁部正之
CPC classification number: H05K1/0231 , H05K1/0237 , H05K2201/09336
Abstract: 将旁路电容器(C2)配置在电路板(50)的主面的端部。具体而言,将旁路电容器(C2)配置在电路板(50)的主面的端部中导线图案(51)比接地图案(52)靠近电路板(50)的端部的部位。该部位中,接地图案和通孔电极不包围电源线的外侧。通过在该部位配置旁路电容器(C2),尤其能抑制来自电路板谐振端面的辐射噪声。因此,可提供能抑制通常旁路电容器抑制不掉的电路板在规定频率上产生振荡的电路单元、电源偏置电路、低噪声降频变换器和发射机。
-
公开(公告)号:CN1316672C
公开(公告)日:2007-05-16
申请号:CN200410005396.5
申请日:2004-02-12
Applicant: 夏普株式会社
CPC classification number: H05K3/222 , H03F3/19 , H03F3/60 , H05K1/0219 , H05K1/0237 , H05K2201/0715 , H05K2201/09336 , H05K2201/10636 , Y02P70/611
Abstract: 一种高频电路包括其正面侧上具有电子元件的基片、在基片的几乎整个背面侧上形成的第一接地图案、基片的正面侧上形成的微带线和连接到基片正面侧上的电子元件且在基片的正面侧和背面侧上连续形成以便在平面图上在基片的背面侧上交叉经过微带线从而向电子元件提供偏置电压的偏置线,其中形成第一接地图案以便包围基片的背面侧上形成的偏置线,包围基片背面侧上的偏置线的部分第一接地图案连续地形成于基片的正面侧上作为第二接地图案,从而将微带线分成两个部分,并排列片形跳线在第二接地图案上桥接两个分开的微带线部分以电连接分开的微带线。
-
公开(公告)号:CN103813627B
公开(公告)日:2018-05-15
申请号:CN201310339441.X
申请日:2013-08-06
Applicant: 太阳诱电株式会社
CPC classification number: H05K1/0253 , H01P3/088 , H05K1/0227 , H05K1/185 , H05K3/4602 , H05K2201/09245 , H05K2201/09336 , H05K2201/09727
Abstract: 本发明在于提供一种多层电路基板,能够容易地应对薄型化、高密度化且适用于高频电路。该多层电路基板具备:形成有第一传输线路(211~213)和第二传输线路(215)的第一导体层(151),隔着绝缘体层(132)与第一导体层(151)相对的第二导体层(152),隔着绝缘体层(133)与第二导体层(152)相对、形成有经由通孔导体(171、172)与上述第一导体层(151)的第二传输线路(215)电连接而成的迂回线路(230),用于使上述第二传输线路(215)与第一传输线路(211~213)交叉,在上述第二导体层(152),至少在与上述迂回线路(230)相对的位置形成有接地导体(320),上述第一传输线路(211~213)形成为与第二传输线路(215)的交叉部的线路宽度比其它部位的宽度窄。
-
公开(公告)号:CN104981089B
公开(公告)日:2017-10-27
申请号:CN201510092231.4
申请日:2015-03-02
Applicant: 日本航空电子工业株式会社
IPC: H05K1/02
CPC classification number: H05K1/0219 , H01R9/034 , H01R9/035 , H01R12/53 , H01R13/6471 , H01R13/6473 , H05K1/117 , H05K2201/0723 , H05K2201/09336 , H05K2201/09618 , H05K2201/10356
Abstract: 一种印刷电路板,包括在上下方向上层叠的图案层、绝缘层和接地层。所述印刷电路板形成有至少一个通路。所述绝缘层被设于所述图案层与所述接地层之间。所述接地层形成有接地图案。所述图案层形成有一个共用接地和至少两个衬垫。所述衬垫沿横向方向排列。所述共用接地在所述前后方向上位于所述衬垫的前方。所述通路包括将所述共用接地与所述接地图案相互连接的第一通路。所述衬垫包括至少一个接地垫和至少一个信号垫。所述接地垫与所述共用接地连接。所述信号垫不与所述共用接地连接。
-
公开(公告)号:CN104302103B
公开(公告)日:2017-09-08
申请号:CN201410529703.3
申请日:2014-10-10
Applicant: 威盛电子股份有限公司
Inventor: 李胜源
IPC: H05K1/11
CPC classification number: H05K1/0245 , H01P3/026 , H01P3/08 , H05K1/0224 , H05K2201/09336 , H05K2201/09618
Abstract: 本发明公开一种线路布局结构、线路板及电子总成,该线路布局结构适用于一线路板并包括下列构件。第一差动对及第二差动对分别经由线路板的第一图案化导电层从线路板的芯片区内延伸至芯片区外,并分别经由线路板的第二图案化导电层在芯片区与线路板的端口区之间延伸。第三差动对经由第一图案化导电层从芯片区延伸至端口区。第一接地平面构成自第一图案化导电层。第一差动对及该第二差动对在第二图案化导电层上的正投影重叠于第一接地平面。
-
公开(公告)号:CN104981089A
公开(公告)日:2015-10-14
申请号:CN201510092231.4
申请日:2015-03-02
Applicant: 日本航空电子工业株式会社
IPC: H05K1/02
CPC classification number: H05K1/0219 , H01R9/034 , H01R9/035 , H01R12/53 , H01R13/6471 , H01R13/6473 , H05K1/117 , H05K2201/0723 , H05K2201/09336 , H05K2201/09618 , H05K2201/10356
Abstract: 一种印刷电路板,包括在上下方向上层叠的图案层、绝缘层和接地层。所述印刷电路板形成有至少一个通路。所述绝缘层被设于所述图案层与所述接地层之间。所述接地层形成有接地图案。所述图案层形成有一个共用接地和至少两个衬垫。所述衬垫沿横向方向排列。所述共用接地在所述前后方向上位于所述衬垫的前方。所述通路包括将所述共用接地与所述接地图案相互连接的第一通路。所述衬垫包括至少一个接地垫和至少一个信号垫。所述接地垫与所述共用接地连接。所述信号垫不与所述共用接地连接。
-
公开(公告)号:CN104244579A
公开(公告)日:2014-12-24
申请号:CN201310692498.8
申请日:2013-12-17
Applicant: 爱思开海力士有限公司
IPC: H05K1/11 , H05K3/06 , H01L23/498 , H01L21/48
CPC classification number: H01L21/4846 , H01L23/13 , H01L23/498 , H01L23/49838 , H01L2924/0002 , H05K1/0219 , H05K2201/09036 , H05K2201/09045 , H05K2201/09236 , H05K2201/09336 , H05K2201/09672 , H01L2924/00
Abstract: 本发明提供一种封装基板。所述封装基板包括:核心层,具有限定沟槽部和在沟槽部之间的脊状部的第一表面;至少一个第一迹线,在每个沟槽部的底表面上;以及第二迹线,在脊状部的各个顶表面上。本发明也提供了相关的方法。
-
公开(公告)号:CN103635016A
公开(公告)日:2014-03-12
申请号:CN201310286557.1
申请日:2013-07-09
Applicant: 晨星半导体股份有限公司
CPC classification number: H05K1/0213 , G06F17/5068 , G06F17/5077 , H05K1/0219 , H05K1/0245 , H05K1/025 , H05K2201/09336
Abstract: 本发明提供一种电路布图方法以及印刷电路板,该电路布图方法可应用于该印刷电路板,包含:于该印刷电路板上形成一对传输线;以及于该对传输线之间设置一接地线,其中该对传输线与该接地线位于该印刷电路板的同一层,且该接地线使该对传输线具有一特定阻抗。本发明另提供相关的印刷电路板,其包含一电路层、以及用来提供接地的一接地层,而该电路层包含一对传输线、以及设置于该对传输线之间的一接地线,其中该电路层异于该接地层。基于该电路布图方法以及相关的印刷电路板,电子装置能够在符合移动高画质连结对于传输线间阻抗的要求下,大幅降低材料成本。
-
公开(公告)号:CN102687350A
公开(公告)日:2012-09-19
申请号:CN201080060860.4
申请日:2010-11-04
Applicant: 莫列斯公司
Inventor: 肯特·E·雷尼尔
CPC classification number: H05K1/0227 , H01R13/6466 , H01R13/6469 , H01R13/6625 , H01R13/6633 , H01R2107/00 , H03H7/09 , H05K1/0233 , H05K1/0245 , H05K1/0248 , H05K1/115 , H05K3/3447 , H05K3/429 , H05K2201/09263 , H05K2201/09309 , H05K2201/09336 , H05K2201/09663 , H05K2201/1006 , H05K2201/10189 , H05K2201/10371 , H05K2203/0307
Abstract: 一种多层电路元件,包括电连接的一第一参考区域和一第二参考区域。一信号导体的至少一部分邻近所述第一区域,并且一电路元件邻近所述第二区域。一阻抗增大的区域位于电连接的所述第一区域和所述第二区域之间。
-
公开(公告)号:CN101606444B
公开(公告)日:2011-02-16
申请号:CN200880004775.9
申请日:2008-06-27
Applicant: 佳能株式会社
Inventor: 石川幸司
CPC classification number: H05K1/0218 , H04N5/2253 , H05K1/0219 , H05K1/0237 , H05K1/0298 , H05K1/189 , H05K3/4611 , H05K2201/0715 , H05K2201/09072 , H05K2201/09236 , H05K2201/09336 , H05K2201/10121 , H05K2201/10189
Abstract: 一种印刷电路板,其包括:第一层,接合部形成于第一层;第二层,模拟信号图案和第一接地图案被配线于第二层;第三层,数字信号图案和第二接地图案被配线于第三层;以及第四层,第三接地图案被配线于第四层。数字信号图案被在上下方向上夹在第一接地图案和第三接地图案之间。模拟信号图案和数字信号图案被配置成在投影面上不互相重叠。模拟信号图案和第二接地图案被配置成彼此重叠。
-
-
-
-
-
-
-
-
-