公开(公告)号：KR1020060031106A

公开(公告)日：2006-04-12

申请号：KR1020040080001

申请日：2004-10-07

Applicant: 삼성전자주식회사

Inventor： 박희숙 ,  최길현 ,  이창원 ,  이병학 ,  유종렬 ,  임동찬 ,  박재화 ,  윤선필 ,  손웅희

IPC: H01L21/324 ,  H01L21/336

CPC classification number: H01L21/823828

Abstract: 수소 열처리를 수반하는 폴리실리콘막을 갖는 반도체 소자의 제조 방법에서, 반도체 기판 상에 형성된 예비-폴리실리콘막에 불소(F)를 포함하는 불순물을 도핑하여 상기 예비-폴리실리콘막을 폴리실리콘막으로 전환한다. 상기 불순물의 도핑에 의해 상기 폴리실리콘막에 발생한 보이드를 제거하기 위해 상기 폴리실리콘막에 수소 분위기에서 주-열처리를 실시한다. 이때, 상기 주-열처리를 실시하기 이전에, 상기 폴리실리콘막에 보조-열처리를 더 실시하여 상기 폴리실리콘막의 도판트를 활성화시킬 수 있다. 따라서, 상기 불소를 포함하는 불순물에 의해 상기 폴리실리콘막 내에 발생한 보이드를 제거하므로써 반도체 소자의 전기적 특성 및 성능을 향상시킬 수 있다.

Abstract translation: 在制造具有多晶硅膜，其带有氢热处理的半导体器件的方法，通过掺杂含氟（F）在多晶硅膜的预切换到多晶硅膜的多晶硅膜的上方的杂质的预形成在半导体基板上 。 在氢气氛中对多晶硅膜进行主热处理以通过掺杂杂质来去除在多晶硅膜中产生的空隙。 此时，多晶硅膜可以进一步经受辅助热处理以在执行主热处理之前激活多晶硅膜的掺杂剂。 因此，通过除去由含氟杂质在多晶硅膜中产生的空隙，可以改善半导体器件的电特性和性能。

公开(公告)号：KR1020050120574A

公开(公告)日：2005-12-22

申请号：KR1020050001779

申请日：2005-01-07

Applicant: 삼성전자주식회사

Inventor： 유종렬 ,  최길현 ,  이창원 ,  이병학 ,  박희숙 ,  임동찬 ,  윤선필 ,  손웅희

IPC: H01L21/336

CPC classification number: H01L21/28114 ,  H01L21/28247 ,  H01L29/42376 ,  H01L29/4941 ,  H01L29/517

Abstract: 반도체 장치의 게이트 패턴 형성 방법을 제공한다. 이 방법은 반도체기판 상에 게이트 절연막 및 게이트 절연막의 소정영역 상부면을 노출시키는 게이트 도전막 패턴을 차례로 형성한 후, 노출된 게이트 절연막을 등방성 식각하여 언더컷 영역을 갖는 게이트 절연막 패턴을 형성하는 단계를 포함한다. 이후, 게이트 도전막 패턴의 하부 모서리를 라운딩시킴으로써, 전기장 집중의 문제를 최소화한다. 이때, 상기 게이트 도전막 패턴의 하부 모서리를 라운딩시키기 위해서는 수소 어닐링 공정 또는 산화 공정이 이용될 수 있다.

公开(公告)号：KR1020050028511A

公开(公告)日：2005-03-23

申请号：KR1020030064792

申请日：2003-09-18

Applicant: 삼성전자주식회사

Inventor： 이창원 ,  최시영 ,  구자흠 ,  이병학 ,  김상용 ,  윤선필 ,  김성만 ,  유종렬 ,  이진욱

IPC: H01L21/336

Abstract: A method for forming a gate electrode is provided to prevent the reliability of a semiconductor device from being deteriorated by avoiding excessive protrusion of a metal silicide oxide layer. A gate insulation layer(102), a polysilicon layer(104), a metal silicide layer(106), a metal nitride layer(108) and a pure metal layer(110) are sequentially formed on a semiconductor substrate(100). The pure metal layer, the metal nitride layer, the metal silicide layer and the polysilicon layer are sequentially patterned to form a gate electrode composed of a polysilicon layer pattern, a metal silicide layer pattern, a metal nitride layer pattern and a pure metal layer pattern. A gate re-oxide process is performed wherein the edge of the metal silicide layer pattern is oxidized to form a metal silicide oxide layer and the end part of the metal silicide oxide layer is aligned with the side end of the gate electrode.

Abstract translation: 提供一种用于形成栅电极的方法，以通过避免金属硅化物氧化物层的过度突出来防止半导体器件的可靠性恶化。 在半导体衬底（100）上依次形成栅极绝缘层（102），多晶硅层（104），金属硅化物层（106），金属氮化物层（108）和纯金属层（110）。 顺序地形成纯金属层，金属氮化物层，金属硅化物层和多晶硅层，形成由多晶硅层图案，金属硅化物层图案，金属氮化物层图案和纯金属层图案构成的栅电极 。 执行栅极再氧化处理，其中金属硅化物层图案的边缘被氧化以形成金属硅化物氧化物层，并且金属硅化物层的末端部分与栅电极的侧端对准。

公开(公告)号：KR1020040074347A

公开(公告)日：2004-08-25

申请号：KR1020030009916

申请日：2003-02-17

Applicant: 삼성전자주식회사

Inventor： 이덕형 ,  최시영 ,  이병찬 ,  김철성 ,  정인수 ,  유종렬

IPC: H01L21/28

CPC classification number: H01L27/10888 ,  H01L21/28525 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76895 ,  H01L23/485 ,  H01L27/10894 ,  H01L2924/0002 ,  Y10S257/90 ,  H01L2924/00

Abstract: PURPOSE: A semiconductor device including a contact pad and a fabricating method thereof are provided to prevent a short circuit between contact pads by minimizing a lateral growth process on a lateral side of a substrate. CONSTITUTION: A gate structure(110) is formed on a semiconductor substrate(100) including an active region. The first spacer(120) is formed on a lateral part of the gate structure. The first contact pads(122) are formed on the active region of the lower position than the gate structure by using a selective epitaxial growth method. The second spacers(124) are formed on the first spacers and the exposed lateral parts of the first contact pads. The second contact pads(126) are formed on the first contact pads by using the selective epitaxial growth method.

Abstract translation: 目的：提供包括接触焊盘及其制造方法的半导体器件，以通过最小化衬底侧面上的横向生长工艺来防止接触焊盘之间的短路。 构成：在包括有源区的半导体衬底（100）上形成栅结构（110）。 第一间隔件（120）形成在栅极结构的侧面部分上。 通过使用选择性外延生长方法，在比栅极结构低的位置的有源区上形成第一接触焊盘（122）。 第二间隔件（124）形成在第一间隔件和第一接触垫的暴露侧面部分上。 通过使用选择性外延生长方法，在第一接触焊盘上形成第二接触焊盘（126）。

公开(公告)号：KR100437011B1

公开(公告)日：2004-06-23

申请号：KR1020020050804

申请日：2002-08-27

Applicant: 삼성전자주식회사

Inventor： 이병찬 ,  최시영 ,  김철성 ,  유종렬 ,  이덕형

IPC: H01L21/336

CPC classification number: H01L29/66545 ,  H01L21/76889 ,  H01L21/823425 ,  H01L21/823443 ,  H01L21/823468 ,  H01L29/6656

Abstract: Methods of forming thermal oxide layers on a side wall of gate electrodes are disclosed. In particular, thermal oxide layers can be formed on a side wall of a gate electrode by forming a gate electrode on an integrated circuit substrate and forming a thermal oxide layer on a side wall of the gate electrode using a thermal oxidation process. A silicide layer can be formed on the gate electrode after the formation of the thermal oxide layer.

Abstract translation: 公开了在栅电极的侧壁上形成热氧化层的方法。 具体地，可以通过在集成电路衬底上形成栅电极并且使用热氧化工艺在栅电极的侧壁上形成热氧化物层来在栅电极的侧壁上形成热氧化物层。 在形成热氧化物层之后，可以在栅电极上形成硅化物层。

公开(公告)号：KR100428768B1

公开(公告)日：2004-04-30

申请号：KR1020010052396

申请日：2001-08-29

Applicant: 삼성전자주식회사

Inventor： 김철성 ,  최시영 ,  박정우 ,  유종렬 ,  이병찬

IPC: H01L21/76

CPC classification number: H01L21/76224

Abstract: A trench isolation in a semiconductor device, and a method for fabricating the same, includes: forming a trench having inner sidewalls for device isolation in a silicon substrate; forming an oxide layer on a surface of the silicon substrate that forms the inner sidewalls of the trench; supplying healing elements to the silicon substrate to remove dangling bonds; and filling the trench with a device isolation layer, thereby forming the trench isolation without dangling bonds causing electrical charge traps.

Abstract translation: 在半导体器件中的沟槽隔离及其制造方法包括：在硅衬底中形成具有用于器件隔离的内侧壁的沟槽; 在形成沟槽的内侧壁的硅衬底的表面上形成氧化物层; 向硅衬底提供治疗元件以去除悬挂键; 并用器件隔离层填充沟槽，由此形成沟槽隔离而没有导致电荷陷阱的悬挂键。

公开(公告)号：KR1020020078677A

公开(公告)日：2002-10-19

申请号：KR1020010018506

申请日：2001-04-07

Applicant: 삼성전자주식회사

Inventor： 유종렬 ,  박정우 ,  하정민 ,  최시영

IPC: H01L21/3063

CPC classification number: H01L29/66636 ,  H01L21/02052 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/28525 ,  H01L21/28562 ,  H01L21/76879 ,  H01L29/7834

Abstract: PURPOSE: A method for fabricating a semiconductor device using selective epitaxial growth is provided to improve a function of the semiconductor device by growing a single crystalline layer of high quality. CONSTITUTION: A gate insulating layer(12), a gate conductive layer(14), and an insulating capping layer(16) are laminated on a substrate(10) including an isolation layer(11). A gate pattern(18) is formed thereon by performing a patterning process. A spacer(20) is formed at both sides of the gate pattern(18). An oxide layer is removed from a source/drain region by dipping a substrate into a BOE(Buffered Oxide Etchant) solution during 10 to 200 seconds. A crystalline defect layer is exposed from the source/drain region. A contaminant such as particles is removed from the substrate by dipping the substrate having the exposed crystalline defect layer into an SC1 solution. A silicon oxide layer is formed on the substrate by oxidizing the crystalline defect layer. The silicon oxide layer is removed by dipping the substrate into the BOE solution. A single crystalline silicon layer(36) is formed by performing a selective epitaxial growth process.

Abstract translation: 目的：提供使用选择性外延生长制造半导体器件的方法，以通过生长高质量的单晶层来改善半导体器件的功能。 构成：在包括隔离层（11）的基板（10）上层压栅极绝缘层（12），栅极导电层（14）和绝缘覆盖层（16）。 通过进行图案化工艺在其上形成栅极图案（18）。 在栅极图案（18）的两侧形成间隔物（20）。 通过在10〜200秒钟内将基板浸入BOE（缓冲氧化物蚀刻剂）溶液中，从源极/漏极区域去除氧化物层。 晶体缺陷层从源极/漏极区域露出。 通过将具有暴露的结晶缺陷层的衬底浸渍到SC1溶液中，从衬底去除污染物如颗粒。 通过氧化晶体缺陷层，在衬底上形成氧化硅层。 通过将基底浸入BOE溶液中去除氧化硅层。 通过进行选择性外延生长工艺来形成单晶硅层（36）。

公开(公告)号：KR102259328B1

公开(公告)日：2021-06-02

申请号：KR1020140136835

申请日：2014-10-10

Applicant: 삼성전자주식회사

Inventor： 유종렬 ,  이현정 ,  김선정 ,  이승훈 ,  최은혜

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/788

公开(公告)号：KR102236049B1

公开(公告)日：2021-04-05

申请号：KR1020140084463

申请日：2014-07-07

Applicant: 삼성전자주식회사

Inventor： 김성민 ,  오경석 ,  김철 ,  신헌종 ,  유종렬 ,  이현정 ,  정성훈

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/316

Abstract: 반도체장치및 그제조방법이제공된다. 상기반도체장치는, 기판으로부터돌출되고, 일방향으로연장된하부핀(fin), 상기하부핀 상에형성된산화막, 상기산화막으로부터돌출되고, 상기하부핀과대응되는위치상에상기하부핀과이격되어형성된상부핀, 및상기상부핀 상에, 상기상부핀과교차하는방향으로형성된게이트구조물을포함하되, 상기산화막은 Ge를포함한다.

公开(公告)号：KR1020160005488A

公开(公告)日：2016-01-15

申请号：KR1020140084463

申请日：2014-07-07

Applicant: 삼성전자주식회사

Inventor： 김성민 ,  오경석 ,  김철 ,  신헌종 ,  유종렬 ,  이현정 ,  정성훈

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/316

CPC classification number: H01L29/785 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/42392 ,  H01L29/66795

Abstract: 반도체장치및 그제조방법이제공된다. 상기반도체장치는, 기판으로부터돌출되고, 일방향으로연장된하부핀(fin), 상기하부핀 상에형성된산화막, 상기산화막으로부터돌출되고, 상기하부핀과대응되는위치상에상기하부핀과이격되어형성된상부핀, 및상기상부핀 상에, 상기상부핀과교차하는방향으로형성된게이트구조물을포함하되, 상기산화막은 Ge를포함한다.

Abstract translation: 提供一种半导体器件及其制造方法。 半导体器件包括从基板突出并在一个方向上延伸的下翅片，形成在下翅片上的氧化物层，从所述氧化物层突出并在与所述下部引脚对应的位置上从所述下引脚分离的上翅片 下翅片，以及形成在上翅片上方与上销相交的方向的门结构。 氧化物层包括Ge。