公开(公告)号：KR1020110015934A

公开(公告)日：2011-02-17

申请号：KR1020090073390

申请日：2009-08-10

Applicant: 삼성전자주식회사

Inventor： 안형근 ,  조성래 ,  김익수 ,  임동현 ,  신희주 ,  조은희

IPC: H01L27/115 ,  G11C13/02 ,  G11C16/00

CPC classification number: G11C13/0069 ,  G11C11/56 ,  G11C11/5678 ,  G11C13/0004 ,  G11C2013/0092 ,  G11C2213/56 ,  G11C2213/72 ,  H01L27/101 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144

Abstract: PURPOSE: A non-volatile memory device and a method for programming the same are provided to obtain a cell unit with a multi-level without the increase of a chip-size. CONSTITUTION: A first electrode(142) is formed on the upper side of a substrate. A first phase change material pattern(144) is formed on the first electrode. A second phase change material pattern(152) is formed on the first phase change material pattern. A second electrode(154) is formed on the second phase change material pattern. The volume of the second phase change material pattern is larger than the volume of the first phase change material pattern.

Abstract translation: 目的：提供非易失性存储器件及其编程方法，以获得具有多级的单元单元，而不增加芯片尺寸。 构成：第一电极（142）形成在基板的上侧。 第一相变材料图案（144）形成在第一电极上。 在第一相变材料图案上形成第二相变材料图案（152）。 第二电极（154）形成在第二相变材料图案上。 第二相变材料图案的体积大于第一相变材料图案的体积。

公开(公告)号：KR1020100070155A

公开(公告)日：2010-06-25

申请号：KR1020080128769

申请日：2008-12-17

Applicant: 삼성전자주식회사

Inventor： 박두환 ,  조성래 ,  하용호 ,  박정희 ,  강명진

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L45/06 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1666 ,  H01L45/1683

Abstract: PURPOSE: A method for manufacturing a phase transition memory device with a multiple electrode layer is provided to minimize the heat from the interface between a lower electrode and a phase transition pattern to the peripheral region by forming a lower electrode made of the multiple layer. CONSTITUTION: An interlayer insulation layer(1200), a mold(115) and a preliminary electrode are formed on a substrate(1010). The interlayer insulation layer and the mold face each other. The preliminary electrode is positioned between the interlayer insulation layer and the mold. A first electrode(110) is formed by etching the preliminary electrode and then a gap is formed between the first insulation layer and the mold. A second electrode(120) is formed to fill the gap. The phase transition pattern is formed on the second electrode.

Abstract translation: 目的：提供一种用于制造具有多电极层的相变存储器件的方法，用于通过形成由多层制成的下电极来使从下电极和相转变图案之间的界面到外围区域的热量最小化。 构成：在基板（1010）上形成层间绝缘层（1200），模具（115）和预备电极。 层间绝缘层和模具相互面对。 预备电极位于层间绝缘层和模具之间。 通过蚀刻预备电极形成第一电极（110），然后在第一绝缘层和模具之间形成间隙。 形成第二电极（120）以填充间隙。 在第二电极上形成相变图案。

公开(公告)号：KR100962623B1

公开(公告)日：2010-06-11

申请号：KR1020050081965

申请日：2005-09-03

Applicant: 삼성전자주식회사

Inventor： 이진일 ,  이충만 ,  조성래 ,  박영림

IPC: H01L21/205 ,  H01L21/8247

CPC classification number: H01L45/1233 ,  C23C16/305 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/144 ,  H01L45/1616 ,  H01L45/1675 ,  H01L45/1683

Abstract: 상변화 물질층 형성 방법, 이를 이용한 상변화 메모리 유닛 및 상변화 메모리 장치의 제조 방법이 개시된다. 반응 챔버 내에 제1 물질을 포함하는 제1 소스 가스를 공급하여 대상체 상에 제1 물질막을 형성한 후, 반응 챔버 내에 제2 물질을 포함하는 제2 소스 가스를 공급하여 대상체 상에 제1 및 제2 물질을 포함하는 제1 복합 물질막을 형성한다. 반응 챔버 내에 제3 물질을 포함하는 제3 소스 가스를 공급하여 제1 복합 물질막 상에 제3 물질막을 형성한 다음, 반응 챔버 내에 제4 물질을 포함하는 제4 소스 가스를 공급하여 제1 복합 물질막 상에 제3 및 제4 물질을 포함하는 제2 복합 물질막을 형성한다. 수소/아르곤 플라즈마를 형성한 상태에서 적절한 공급 시간으로 소스 가스들을 제공하여 상변화 물질층을 형성하기 때문에, 상변화 물질층의 구성 성분들의 조성비를 용이하게 조절할 수 있으며 저온에서 빠른 속도로 상변화 물질층을 형성할 수 있다.

公开(公告)号：KR1020090119186A

公开(公告)日：2009-11-19

申请号：KR1020080045072

申请日：2008-05-15

Applicant: 삼성전자주식회사

Inventor： 박혜영 ,  조성래 ,  이진일 ,  김도형 ,  임동현

IPC: H01L21/205 ,  H01L27/115 ,  H01L21/8247

CPC classification number: C23C16/305 ,  C23C16/16 ,  C23C16/18 ,  C23C16/45531 ,  H01L21/205 ,  H01L45/06 ,  H01L45/144

Abstract: PURPOSE: A method for forming a material film and a manufacturing method of a memory device are provided to improve reliability by filling a material film in a via hole without a void and a seam. CONSTITUTION: A manufacturing method of a memory device comprises the following steps: a step for forming a first electrode on a substrate(100); a step for forming an insulation layer including a via hole which exposes the first electrode on the substrate; and a step for forming a phase change film inside the via hole. In the step for forming the phase change film, a central element of a first precursor is chemically absorbed on a surface of the substrate after using one compound as the first precursor.

Abstract translation: 目的：提供一种用于形成材料膜的方法和存储装置的制造方法，以通过在没有空隙和接缝的情况下将材料膜填充在通孔中来提高可靠性。 构成：存储器件的制造方法包括以下步骤：在衬底（100）上形成第一电极的步骤; 形成包括使基板上的第一电极露出的通路孔的绝缘层的工序; 以及在通孔内部形成相变膜的步骤。 在形成相变膜的步骤中，在使用一种化合物作为第一前体之后，第一前体的中心元件被化学吸附在基板的表面上。

公开(公告)号：KR100922392B1

公开(公告)日：2009-10-19

申请号：KR1020070043664

申请日：2007-05-04

Applicant: 삼성전자주식회사

Inventor： 조성래 ,  배병재 ,  이진일 ,  박혜영 ,  박영림 ,  김락환

IPC: H01L21/8247 ,  H01L27/115

Abstract: 제1 도전체와 제2 도전체 사이에 제공된 가변 저항체를 포함하는 메모리 소자. 상기 가변 저항체와 상기 제1 도전체는 절연막에 한정된 개구부 내에 제공된다. 상기 제1 도전체에 인접한 가변 저항체 부분과 상기 가변 저항체에 인접한 제1 도전체 부분은 실질적으로 동일한 형태를 가지며 그 두께는 상기 개구부의 폭보다 작다.
상변화 물질, 상변화 메모리

公开(公告)号：KR1020090036771A

公开(公告)日：2009-04-15

申请号：KR1020070102006

申请日：2007-10-10

Applicant: 삼성전자주식회사

Inventor： 이진일 ,  조성래 ,  배병재 ,  박혜영 ,  김도형

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L45/06 ,  C23C16/305 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144

Abstract: A manufacturing method of a phase change memory device is provided to have a large difference of a resistance value between phase change patterns of a reset state and phase change patterns of a set state by forming a phase change material film inside a localized structure such as a contact hole without a void. A substrate having an opening part is loaded in a chamber. A first source gas is supplied to the chamber during t1 time(t1). The first source gas is changed into a plasma state in order to form a Ge film by supplying plasma to the chamber. A second source gas is supplied to the chamber during t3 time(t3). A second material film is formed on a top of a doped Ge film. The second source gas is changed into a plasma state by supplying plasma to the chamber. A plasma doping process of dopant is performed during t4 time(t4) shorter than t3 time. A third source gas is supplied to the chamber during t5 time(t5). A third material film is formed on a top of a doped tellurium film. The third source gas is changed into a plasma state by supplying plasma to the chamber.

Abstract translation: 提供了一种相变存储器件的制造方法，其特征在于，在复位状态的相变图案和设定状态的相变图案之间，通过在诸如 接触孔没有空隙。 将具有开口部的基板装载在室内。 在t1时间（t1）期间，将第一源气体供应到腔室。 第一源气体变为等离子体状态，以通过向腔室供应等离子体而形成Ge膜。 在t3时间（t3）期间，将第二源气体供应到腔室。 在掺杂的Ge膜的顶部上形成第二材料膜。 通过向室提供等离子体，将第二源气体改变为等离子体状态。 在比t3时间短的t4时间（t4）期间执行掺杂剂的等离子体掺杂过程。 在t5时间（t5）期间，第三源气体被供应到腔室。 在掺杂的碲膜的顶部上形成第三材料膜。 通过向室提供等离子体，第三源气体变为等离子体状态。

公开(公告)号：KR1020090029488A

公开(公告)日：2009-03-23

申请号：KR1020070094777

申请日：2007-09-18

Applicant: 삼성전자주식회사

Inventor： 배병재 ,  조성래 ,  이진일 ,  서주형 ,  박혜영

IPC: H01L27/115

CPC classification number: H01L27/2436 ,  C23C16/305 ,  C23C16/45531 ,  C23C16/45553 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/124 ,  H01L45/144 ,  H01L45/1616 ,  H01L45/1683 ,  H01L45/1691 ,  H01L45/143

Abstract: A method of forming a chalcogenide layer including Te, and a method of fabricating a phase-change memory device are provided to improve the electrical characteristic of the phase change memory device by using the phase change material layer which fills up the via hole to be conformal. A method of forming a chalcogenide layer including Te comprises the step of radicalizing the source which contains Te; the step of forming the chalcogenide layer(150) on a substrate(100). The source becomes radical before being injected into the reaction chamber. The chalcogenide layer is formed on the top of the substrate by injecting the source into the reaction chamber. The chalcogenide layer is formed at the temperature of deposition between 200 and 300°C.

Abstract translation: 提供了形成包括Te的硫属化物层的方法以及制造相变存储器件的方法，以通过使用将通孔填充为保形的相变材料层来改善相变存储器件的电特性 。 形成包含Te的硫族化物层的方法包括使含有Te的源激化化的步骤; 在衬底（100）上形成硫族化物层（150）的步骤。 在注入反应室之前，该源变成自由基。 通过将源注入反应室中，在衬底的顶部上形成硫族化物层。 在200和300℃之间的沉积温度下形成硫族化物层。

公开(公告)号：KR100829602B1

公开(公告)日：2008-05-14

申请号：KR1020060102415

申请日：2006-10-20

Applicant: 삼성전자주식회사

Inventor： 박영림 ,  조성래 ,  배병재 ,  이진일 ,  박혜영 ,  임지은

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/2436 ,  C23C16/305 ,  C23C16/45525 ,  C23C16/45538 ,  C23C16/45553 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/1616 ,  H01L45/1675

Abstract: 상변화 물질층 형성 방법 및 이를 이용한 상변화 메모리 장치의 제조 방법이 개시된다. 제1 플라즈마가 형성된 챔버 내에서 제1 전구체, 제2 전구체 및 제3 전구체를 이용한 싸이클릭 화학기상증착 공정을 수행하여 상기 기판 상에 제1 크기의 그레인을 갖는 하부 상변화 물질막을 형성한다. 이어서, 상기 제2 플라즈마가 형성된 챔버 내에서 제1 전구체, 제2 전구체 및 제3 전구체를 이용한 싸이클릭 화학기상증착 공정을 수행하여 상기 기판 상에 제1 크기보다 작은 제2 크기의 그레인을 갖는 상부 상변화 물질막을 형성한다. 그 결과 기판 상에는 하부 상변화 물질막이 적층된 구조를 갖고, 하부막과 우수한 접합특성을 가지면서 우수한 전기적 특성을 갖는 상변화 물질층을 형성할 수 있다.

公开(公告)号：KR100827653B1

公开(公告)日：2008-05-07

申请号：KR1020040101999

申请日：2004-12-06

Applicant: 삼성전자주식회사

Inventor： 이지혜 ,  조병옥 ,  조성래

IPC: H01L27/115

CPC classification number: H01L45/1233 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/122 ,  H01L45/1273 ,  H01L45/144 ,  H01L45/1675

Abstract: 상변화 기억 셀들 및 그 제조방법들이 제공된다. 상기 상변화 기억 셀들은 반도체기판 상에 형성된 하부 층간절연막 및 상기 하부 층간절연막을 관통하는 하부 도전성 플러그를 구비한다. 상기 하부 도전성 플러그는 상기 하부 층간절연막 상에 제공된 상변화 물질 패턴과 접촉한다. 상기 상변화 물질 패턴 및 상기 하부 층간절연막은 상부 층간절연막으로 덮여진다. 상기 상변화 물질 패턴은 상기 상부 층간절연막을 관통하는 플레이트 라인 콘택 홀 내의 도전막 패턴과 직접 접촉한다. 상기 상변화 기억 셀의 제조방법들 역시 제공된다.

公开(公告)号：KR100791477B1

公开(公告)日：2008-01-03

申请号：KR1020060074490

申请日：2006-08-08

Applicant: 삼성전자주식회사

Inventor： 이진일 ,  조성래 ,  정은애 ,  박혜영 ,  임지은

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/1616 ,  H01L27/2409 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1683 ,  G11C13/0004

Abstract: A phase-change memory unit, a method for manufacturing the same, a phase-change memory device having the same, and a method for manufacturing the same phase-change memory device are provided to form a phase-change material layer on a core forming layer by performing a chemical vapor deposition process. A first electrode(125) is formed on a substrate(100). An insulating structure includes an opening for exposing the first electrode. A core forming layer(140) is formed on the first electrode and a sidewall of the opening. A phase-change material layer(145) is formed on the core forming layer in order to fill up the opening. A second electrode(150) is formed on the phase-change material layer. A lower structure(105) is formed on the substrate. A lower insulating structure(110) is formed to cover the lower structure. A pad(120) is formed in the lower insulating structure in order to connect electrically the first electrode with the lower structure.

Abstract translation: 相变存储器单元，其制造方法，具有该相变存储器件的相变存储器件及其制造方法设置成在芯形成上形成相变材料层 通过进行化学气相沉积工艺。 第一电极（125）形成在基板（100）上。 绝缘结构包括用于暴露第一电极的开口。 在第一电极和开口的侧壁上形成芯形成层（140）。 为了填充开口，在芯形成层上形成相变材料层（145）。 第二电极（150）形成在相变材料层上。 在基板上形成下部结构（105）。 形成下部绝缘结构（110）以覆盖下部结构。 在下绝缘结构中形成焊盘（120），以便将第一电极与下部结构电连接。