公开(公告)号：KR1020170098586A

公开(公告)日：2017-08-30

申请号：KR1020160020695

申请日：2016-02-22

Applicant: 삼성전자주식회사

Inventor： 황지환 ,  민태홍 ,  박상식 ,  남걸

IPC: H01L21/56 ,  H01L23/29 ,  H01L23/31 ,  H01L21/67 ,  H01L25/07 ,  H01L23/488 ,  H01L23/00

CPC classification number: H01L25/0657 ,  H01L21/563 ,  H01L23/3128 ,  H01L25/0655 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/8385 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2225/06565 ,  H01L2225/06582 ,  H01L2225/06586 ,  H01L2225/1023 ,  H01L2225/1058

Abstract: 본발명은반도체패키지에관한것으로서, 패키지기판; 상기패키지기판위에적층된복수의반도체장치들; 상기복수의반도체장치들사이및 상기패키지기판과상기복수의반도체장치들사이의언더필필렛; 및상기반도체장치들및 상기언더필필렛을적어도부분적으로둘러싸는몰딩수지를포함하는반도체패키지가제공된다. 본발명의반도체패키지는신뢰성이높고저렴하게대량생산이가능하다.

Abstract translation: 本发明涉及一种半导体封装，包括：封装衬底; 堆叠在封装衬底上的多个半导体器件; 在所述多个半导体器件之间以及所述封装衬底和所述多个半导体器件之间的底部填充填充物; 并且模制树脂至少部分地围绕半导体器件和底部填充胶条。 本发明的半导体封装具有高可靠性并且可以以低成本大量生产。

公开(公告)号：KR101739945B1

公开(公告)日：2017-06-09

申请号：KR1020110041683

申请日：2011-05-02

Applicant: 삼성전자주식회사

Inventor： 황지환 ,  지영근 ,  최광철 ,  김정환 ,  민태홍

IPC: H01L23/28 ,  H01L23/12

CPC classification number: H01L25/50 ,  H01L21/56 ,  H01L21/563 ,  H01L21/6835 ,  H01L23/3185 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/18 ,  H01L2221/68327 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2225/06582 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/00

Abstract: 반도체패키지및 이를제조하는방법을제공한다. 반도체패키지는, 회로기판, 회로기판상에실장되며제1 폭을갖는제1 반도체칩, 제1 반도체칩 상에배치되며제1 폭보다큰 제2 폭을갖는제2 반도체칩 및제1 및제2 반도체칩들사이및 제1 반도체칩의측면을덮으며경사진측면을갖는제1 언더필을포함한다.

公开(公告)号：KR1020160138778A

公开(公告)日：2016-12-06

申请号：KR1020150073070

申请日：2015-05-26

Applicant: 삼성전자주식회사

Inventor： 정우진 ,  윤상호 ,  전운 ,  김병수 ,  김철홍 ,  민태홍 ,  박준수

IPC: H01L21/027 ,  H01L21/66

CPC classification number: H01L22/12 ,  G01B11/002 ,  G01B11/272 ,  G03F7/70633 ,  H01L21/0274

Abstract: 제1 오버레이교정데이터를이용하여제1 세트의웨이퍼들상에다수개의오버레이키들을형성하고, 상기제1 세트의웨이퍼들중 제1 웨이퍼의제1 샷영역내의제1 오버레이좌표들상에형성된제1 오버레이키들을측정하여제1 오버레이오차데이터를생성하고, 상기제1 오버레이오차데이터를이용하여상기제1 오버레이교정데이터를 1차수정하고, 상기제1 세트의웨이퍼들중 제2 웨이퍼의제2 샷영역내의제2 오버레이좌표들상에형성된제2 오버레이키들을측정하여제2 오버레이오차데이터를생성하고, 상기제2 오버레이오차데이터를이용하여상기 1차수정된제1 오버레이교정데이터를 2차수정하고, 및상기제1 세트의웨이퍼들중 제3 웨이퍼의제3 샷영역내의제3 오버레이좌표들상에형성된제3 오버레이키들을측정하여제3 오버레이오차데이터를생성하고, 상기제3 오버레이오차데이터를이용하여상기 2차수정된제1 오버레이교정데이터를 3차수정하여제2 오버레이교정데이터를생성하는것을포함하는오버레이교정데이트를수정하는방법이설명된다. 상기제1 오버레이좌표들, 상기제2 오버레이좌표들, 및상기제3 오버레이좌표들은서로배타적이다.

Abstract translation: 提供了生成和修改覆盖校正数据的方法，使用覆盖校正数据执行光刻处理的方法，以及在修改覆盖校正数据的同时执行光刻处理的方法。 修改覆盖校正数据的方法包括使用第一覆盖校正数据在第一组晶片上形成多个覆盖键，测量在第一组中的第一晶片的第一覆盖坐标中形成的第一覆盖坐标， 生成第一重叠错误数据，并且使用第一重叠错误数据主要修改第一重叠校正数据，测量形成在第一组晶片中的第二晶片的第二覆盖坐标中的第二覆盖坐标上的第二重叠键，产生第二叠加错误数据 重叠错误数据，并且使用第二覆盖误差数据二次修改主要修改的第一覆盖校正数据，以及测量形成在第一晶片组中的第三晶片的第三拍摄区域中的第三覆盖坐标上的第三覆盖键，生成第三覆盖 错误数据，二次修改二次修改的第一重叠校正数据，并产生第二叠加校正 数据。 第一覆盖坐标，第二覆盖坐标和第三覆盖坐标是相互排斥的。

公开(公告)号：KR1020120123987A

公开(公告)日：2012-11-12

申请号：KR1020110041683

申请日：2011-05-02

Applicant: 삼성전자주식회사

Inventor： 황지환 ,  지영근 ,  최광철 ,  김정환 ,  민태홍

IPC: H01L23/28 ,  H01L23/12

CPC classification number: H01L25/50 ,  H01L21/56 ,  H01L21/563 ,  H01L21/6835 ,  H01L23/3185 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/18 ,  H01L2221/68327 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2225/06582 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/00

Abstract: PURPOSE: A semiconductor package and a manufacturing method thereof are provided to easily perpendicularly laminate semiconductor chips in which width is different by separating first semiconductor chips after mounting second semiconductor ships having small width on a substrate in which the first semiconductor chips are formed. CONSTITUTION: A first semiconductor chip(110) is mounted on a circuit board(10). A second semiconductor chip(120) is formed on the first semiconductor chip. A first under-fill(150) covers an interval between the first semiconductor chip and the second semiconductor chip, and a side of the first semiconductor chip. An interval between the first semiconductor chip and the circuit board is filled with a second under-fill(160). A first connection pattern(130) electrically connects the circuit board to the first semiconductor chip. A second connection pattern(140) electrically connects the first semiconductor chip to the second semiconductor chip.

Abstract translation: 目的：提供半导体封装及其制造方法，通过在形成有第一半导体芯片的基板上安装具有小宽度的第二半导体船舶之后，通过分离第一半导体芯片来容易地垂直地层叠宽度不同的半导体芯片。 构成：第一半导体芯片（110）安装在电路板（10）上。 第一半导体芯片（120）形成在第一半导体芯片上。 第一欠充填（150）覆盖第一半导体芯片和第二半导体芯片之间的间隔以及第一半导体芯片的一侧。 在第一半导体芯片和电路板之间的间隔填充有第二填充物（160）。 第一连接图案（130）将电路板电连接到第一半导体芯片。 第二连接图案（140）将第一半导体芯片电连接到第二半导体芯片。

公开(公告)号：KR1020120080923A

公开(公告)日：2012-07-18

申请号：KR1020110002401

申请日：2011-01-10

Applicant: 삼성전자주식회사

Inventor： 임윤혁 ,  민태홍 ,  조태제

IPC: H01L23/48

CPC classification number: H01L23/49827 ,  H01L23/49822 ,  H01L23/49838 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/0401

Abstract: PURPOSE: A semiconductor package and a manufacturing method thereof are provided to prevent a warpage by including an aluminum oxide template. CONSTITUTION: A substrate includes a first surface and a second surface which face each other. A first ground pattern(17bc,17bl) is arranged on the first surface. A second ground pattern(15bc,15bl) is arranged on the second surface. Ground vias(11b) connects the first ground pattern to the second ground pattern. A first aluminum oxide layer is interposed between the ground vias.

Abstract translation: 目的：提供半导体封装及其制造方法，以通过包括氧化铝模板来防止翘曲。 构成：衬底包括彼此面对的第一表面和第二表面。 第一接地图案​​（17bc，17bl）布置在第一表面上。 第二接地图案（15bc，15b1）布置在第二表面上。 接地通孔（11b）将第一接地图连接到第二接地图案。 第一氧化铝层介于接地通孔之间。

公开(公告)号：KR1020120077876A

公开(公告)日：2012-07-10

申请号：KR1020100139992

申请日：2010-12-31

Applicant: 삼성전자주식회사

Inventor： 강운병 ,  최광철 ,  김정환 ,  민태홍

IPC: H01L33/48 ,  H01L33/00 ,  H01L33/62

CPC classification number: H01L33/486 ,  H01L33/0079 ,  H01L33/62 ,  H01L2224/16 ,  H01L2933/0066

Abstract: PURPOSE: A junction structure and method for heterogeneous substrates are provided to improve electrical characteristics by making electrically good connection of the heterogeneous substrates. CONSTITUTION: A first substrate(100) includes an electrode pad. A second substrate is bonded with the first substrate while a bonding layer is interposed. The second substrate comprises via holes(120, 130) exposing an electrode pad through the first substrate and the bonding layer. Connecting electrodes(520, 530) connect the electrode pad in the via hole. An insulating layer(400) electrically insulates a connection electrode from the second substrate. The first and second substrates have different thermal expansion coefficients. The bonding layer and the insulating layer include an organic material.

Abstract translation: 目的：提供用于异质衬底的接合结构和方法，以通过使异质衬底的电连接良好地改善电特性。 构成：第一衬底（100）包括电极焊盘。 第二基板与第一基板接合，同时插入接合层。 第二基板包括使电极焊盘穿过第一基板和接合层的通孔（120,130）。 连接电极（520,530）将通孔中的电极焊盘连接起来。 绝缘层（400）使连接电极与第二基板电绝缘。 第一和第二基板具有不同的热膨胀系数。 接合层和绝缘层包括有机材料。

公开(公告)号：KR1020120069322A

公开(公告)日：2012-06-28

申请号：KR1020100130827

申请日：2010-12-20

Applicant: 삼성전자주식회사

Inventor： 명종윤 ,  이혁재 ,  홍지선 ,  조태제 ,  강운병 ,  장형선 ,  김은미 ,  김정환 ,  민태홍

IPC: H01L21/782 ,  H01L27/30 ,  H04N5/378 ,  H04N5/3745 ,  H01L51/42 ,  H04N5/369

CPC classification number: H01L21/78 ,  H01L21/6836 ,  H01L21/76898 ,  H01L23/3128 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L25/0657 ,  H01L27/1464 ,  H01L2221/68327 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05611 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05657 ,  H01L2224/05666 ,  H01L2224/05684 ,  H01L2224/13007 ,  H01L2224/13022 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/17181 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2924/12043 ,  H01L2924/15311 ,  H01L21/782 ,  H01L27/307 ,  H01L51/424 ,  H04N5/3698 ,  H04N5/37452 ,  H04N5/378 ,  H01L2924/014 ,  H01L2924/00

Abstract: PURPOSE: A method for forming a semiconductor device is provided to prevent a chip-crack of the semiconductor substrate by forming a groove in a scribe lane when a through hole is formed. CONSTITUTION: A semiconductor substrate(11) includes chips and a scribe lane between the chips. A groove(45G) with a first depth is formed in the scribe lane. A through hole(45T) with a second depth is formed via the chips. The chips are separated along the groove. The second depth is deeper than the first depth.

Abstract translation: 目的：提供一种用于形成半导体器件的方法，用于通过在形成通孔时在划线中形成沟槽来防止半导体衬底的芯片裂纹。 构成：半导体衬底（11）包括芯片和芯片之间的划线。 在划线中形成具有第一深度的凹槽（45G）。 通过芯片形成具有第二深度的通孔（45T）。 芯片沿凹槽分开。 第二个深度比第一个深度更深。

公开(公告)号：KR1020120061492A

公开(公告)日：2012-06-13

申请号：KR1020100122826

申请日：2010-12-03

Applicant: 삼성전자주식회사

Inventor： 김철우 ,  김미연 ,  민태홍 ,  김동한

IPC: H01L21/60 ,  H01L23/48 ,  H01L23/12

CPC classification number: H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/15311

Abstract: PURPOSE: A semiconductor package, a substrate for the same, a circuit board system, a semiconductor module, an electronic system, and formation methods thereof are provided to improve an integration degree of a semiconductor chip by reducing an interval and a pitch between input/output pads. CONSTITUTION: A bare substrate includes a bump land(111) which is exposed on one side of the bare substrate. A bump adhesion part(147) is formed on the exposed bump land. A metal post(157) is electrically connected to the bump land. A chip pad is exposed on one side of a semiconductor chip. The metal post and the chip pad are electrically connected to each other.

Abstract translation: 目的：提供半导体封装，其基板，电路板系统，半导体模块，电子系统及其形成方法，以通过减小半导体芯片的间隔和间距来提高半导体芯片的集成度， 输出板。 构成：裸衬底包括暴露在裸衬底一侧的凹凸面（111）。 在露出的隆起焊盘上形成凸块粘附部件（147）。 金属柱（157）电连接到凸起焊盘。 芯片焊盘暴露在半导体芯片的一侧。 金属柱和芯片焊盘彼此电连接。

公开(公告)号：KR1020120031811A

公开(公告)日：2012-04-04

申请号：KR1020100093420

申请日：2010-09-27

Applicant: 삼성전자주식회사

Inventor： 이호진 ,  정세영 ,  피재현 ,  김정환 ,  민태홍

IPC: H01L21/60 ,  H01L23/045 ,  H01L23/48

CPC classification number: H01L21/76898 ,  H01L21/76831 ,  H01L23/481 ,  H01L25/105 ,  H01L2224/0557 ,  H01L2224/13025 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/12044 ,  H01L2924/15311 ,  H01L2924/00014

Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to improve electrical properties by including a through-electrode structure which includes a plurality of insulating films. CONSTITUTION: An insulating film of a laminated structure is arranged on a sidewall of an opening part which penetrates a substrate(10). The insulating film of the laminated structure includes one or more films among a first insulating film(22s) and a second insulating film(22p). The second insulating film has lower permittivity than the first insulating film. The second insulating film is made of polymers. One insulating film selected among the first and second insulating films is arranged between the sidewall of the opening part and the other insulating film.

Abstract translation: 目的：提供半导体器件及其制造方法，通过包括包括多个绝缘膜的通孔结构来提高电性能。 构成：层叠结构的绝缘膜设置在穿透基板（10）的开口部的侧壁上。 叠层结构的绝缘膜包括第一绝缘膜（22s）和第二绝缘膜（22p）中的一个或多个膜。 第二绝缘膜具有比第一绝缘膜低的介电常数。 第二绝缘膜由聚合物制成。 选自第一和第二绝缘膜中的一个绝缘膜布置在开口部分的侧壁和另一个绝缘膜之间。