-
公开(公告)号：KR101877552B1
公开(公告)日：2018-07-12
申请号：KR1020110104117
申请日：2011-10-12
Applicant: 한국전자통신연구원
CPC classification number: H02M3/156 , H02M3/1563 , H02M2001/0006 , H02M2001/0035 , Y02B70/16
Abstract: 본발명은 DC-DC 컨버터에관한것으로서, 부하를구동시키기위한출력전압을생성하는스위치부; 기준전압을생성하는기준전압생성기와상기기준전압생성기의전력이차단되는경우상기기준전압을유지하는기준전압커패시터를포함하고, 상기출력전압을상기기준전압에맞추기위한신호를발생하는출력전압모니터링부; 상기출력전압모니터링부의신호를이용하여 PWM(Pulse Width Modulation) 모드또는 PFM(Pulse Frequency Modulation) 모드로동작하여상기스위치부를제어하는스위치제어부; 및상기부하의크기에따라상기스위치제어부의동작모드를 PWM 모드또는 PFM 모드로설정하고, PFM 모드동작시상기기준전압생성기의전력을차단하는모드결정및 전력차단부를포함한다.
-
公开(公告)号：KR101803384B1
公开(公告)日：2017-11-30
申请号：KR1020110026346
申请日：2011-03-24
Applicant: 한국전자통신연구원
Abstract: 본발명은센서리스비엘디씨모터시스템에관한것이다. 본발명의센서리스비엘디씨모터시스템은제 1 내지제 3 코일들을포함하는비엘디씨모터, 특정코일의전압과중성점전압을비교하는비교기, 특정코일의전압과상기중성점전압이같아지고특정시간후에제 1 및제 2 코일제어신호들을발생하는모터제어기, 제 1 및제 2 코일제어신호들에응답하여특정코일에전원전압또는접지전압을공급하거나특정코일을플로팅하는 3상인버터, 그리고특정시간을조절하여비엘디씨모터의구동방식을선택하는모드선택기로구성된다.
-
公开(公告)号：KR1020140062782A
公开(公告)日：2014-05-26
申请号：KR1020120129580
申请日：2012-11-15
Applicant: 한국전자통신연구원
IPC: H03K5/1252
CPC classification number: H03K5/088
Abstract: A circuit for suppressing a pulse noise according to the present invention includes a filter circuit for converting a pulse type input signal into a filter signal of an increasing or decreasing type; a level reset circuit for receiving the input and output signals to reset the filter signal; and an output circuit for converting the filter signal into the output signal having a pulse type. The level reset circuit resets the filter signal into a high level when the input and output signals are high levels and resets the filter signal into a low level when the input and output signals are low levels. When the input and output signals have mutually different levels, the level reset circuit does not reset the filter signal. A method of suppressing a pulse noise according to the present invention includes the steps of converting a pulse type input signal into a filter signal of an increasing or decreasing type; receiving the input and output signals to reset the filter signal; and converting the filter signal into the output signal having a pulse type. According to the reset operation, the filter signal is reset into a high level when the input and output signals are high levels, and the filter signal is reset into a low level when the input and output signals are low levels. When the input and output signals have mutually different levels, the filter signal is not reset.
Abstract translation: 根据本发明的用于抑制脉冲噪声的电路包括用于将脉冲型输入信号转换成增减型滤波器信号的滤波电路; 电平复位电路，用于接收输入和输出信号以复位滤波器信号; 以及用于将滤波器信号转换成具有脉冲类型的输出信号的输出电路。 当输入和输出信号为高电平时，电平复位电路将滤波器信号复位为高电平，并且当输入和输出信号为低电平时，电平复位电路将滤波器信号复位为低电平。 当输入和输出信号具有相互不同的电平时，电平复位电路不会复位滤波器信号。 根据本发明的抑制脉冲噪声的方法包括将脉冲型输入信号转换成增减型滤波器信号的步骤; 接收输入和输出信号以复位滤波器信号; 并将滤波器信号转换成具有脉冲类型的输出信号。 根据复位操作，当输入和输出信号为高电平时，滤波器信号被复位为高电平，并且当输入和输出信号为低电平时，滤波器信号被复位为低电平。 当输入和输出信号具有相互不同的电平时，滤波器信号不复位。
-
公开(公告)号：KR101360502B1
公开(公告)日：2014-02-07
申请号：KR1020100087630
申请日：2010-09-07
Applicant: 한국전자통신연구원
CPC classification number: H03L7/083 , H03J2200/10 , H03L7/0891 , H03L7/0995 , H03L7/187
Abstract: 본 발명은 위상 고정 루프 회로에 관한 것으로, 더욱 상세하게는 자동 주파수 제어 회로를 포함하는 위상 고정 루프 회로 및 그것의 동작 방법에 관한 것이다. 본 발명의 실시 예에 따른 전압 제어 발진기는, 자동 주파수 제어 회로에 의해서 1차 제어되고, 루프 필터에 의해서 2차 제어된다. 상기 전압 제어 발진기는, 1차 제어되면 개략적으로 조정된 발진 신호를 출력하고, 2차 제어되면 미세적으로 조정된 발진 신호를 출력한다. 본 발명의 실시 예에 따르면, 위상 고정 루프 회로는 주파수 고정 시간이 빠르고, 넓고 안정된 주파수를 갖는 발진 신호를 출력할 수 있다. 뿐만 아니라, 위상 고정 루프 회로는 잡음 특성이 향상된다.
-
公开(公告)号：KR101344893B1
公开(公告)日：2013-12-26
申请号：KR1020100032656
申请日：2010-04-09
Applicant: 한국전자통신연구원
Abstract: 가변적인이득을갖는전압제어발진기를포함하는위상동기루프회로가개시된다. 본발명의일 실시예에따르면, 기준신호와위상동기루프(PLL; Phase Locked Loop) 피드백신호의위상차를검출하는위상비교기, 상기위상비교기의출력신호를순차적으로처리하는차지펌프및 루프필터, 및모드전환에따라서로다른이득을보이는전압제어발진기를포함하고, 상기전압제어발진기에입력되는제어전압은상기모드전환에따라상기루프필터의출력신호또는별도의제어신호중 선택되는것을특징으로하는위상동기루프회로가제공된다.
-
Patent Agency Ranking
公开(公告)号：KR101328057B1
公开(公告)日：2013-11-08
申请号：KR1020100020194
申请日：2010-03-08
Applicant: 한국전자통신연구원
Abstract: LC 전압제어 공진기가 개시된다. 본 발명의 일 실시예에 따르면, 양단이 출력 노드에 연결되는 1 이상의 인덕터, 및 상호 직렬 연결된 상태로 상기 인덕터와 병렬 연결되는 2개의 가변 커패시터를 포함하는 LC 공진회로, 및 제1 및 제2 부성저항 부스팅 트랜지스터, 제1 및 제2 스위칭 트랜지스터를 포함하는 제1 증폭회로를 포함하고, 상기 제1 및 제2 부성저항 부스팅 트랜지스터의 드레인은 상기 출력 노드에 연결되며, 각각의 게이트와 드레인은 상호 연결되고, 상기 제1 및 제2 스위칭 트랜지스터의 드레인은 각각 상기 제1 및 제2 부성저항 부스팅 트랜지스터의 소스와 연결되며, 상기 제1 및 제2 스위칭 트랜지스터의 게이트 각각은 커패시터를 통해 상기 제1 및 제2 부성저항 부스팅 트랜지스터의 게이트와 연결됨과 동시에 저항을 통해 소정의 바이어스 전압단자와 연결되는 것을 특징으� � 하는 LC 전압제어 발진기가 제공된다.
-
公开(公告)号：KR1020130061943A
公开(公告)日：2013-06-12
申请号：KR1020110128273
申请日：2011-12-02
Applicant: 한국전자통신연구원
IPC: H01L35/02
Abstract: PURPOSE: A thermoelectric device is provided to reduce thermal conductivity by using a nanowire having a rough surface. CONSTITUTION: A first leg(13) is formed between a first end part and a second end part. The first leg connects the first end part to the second end part. A second leg(16) faces the first leg. The second leg is formed between the first end part and the second end part. The second leg connects the first end part to the second end part.
Abstract translation: 目的：提供一种热电装置，通过使用具有粗糙表面的纳米线来降低热导率。 构成：在第一端部和第二端部之间形成第一腿部（13）。 第一腿将第一端部连接到第二端部。 第二条腿（16）面向第一条腿。 第二支腿形成在第一端部和第二端部之间。 第二腿将第一端部连接到第二端部。
-
公开(公告)号：KR101224102B1
公开(公告)日：2013-01-21
申请号：KR1020090106571
申请日：2009-11-05
Applicant: 한국전자통신연구원
IPC: H03M1/38
CPC classification number: H03M1/0836 , H03M1/168
Abstract: 본 발명에 따른 파이프라인 ADC는 전단 SHA(Sample-and-Hold Amplifier)를 사용하지 않는 구조의 파이프라인 ADC에 관한 것으로, 전단 SHA를 제거함에 따라 발생하는 제1 서브 레인징 ADC에서의 플래시 ADC와 MDAC간의 샘플링 오차를 최소화하기 위하여, 상기 플래시 ADC에 포함된 전처리 증폭기의 지연 시간을 계산하여 상기 플래시 ADC가 상기 MDAC 보다 지연 시간 만큼 지연된 시점에서 아날로그 입력 신호를 샘플링하도록 함으로써, 전단 SHA를 사용하지 않고도 샘플링 오차를 최소화할 수 있는 것을 특징으로 한다. 따라서 본 발명에 따른 파이프라인 ADC는 전단 SHA를 사용하지 않고도 샘플링 오차를 최소화할 수 있으므로 칩 면적 및 전력 소모를 감소시킬 수 있다.
파이프라인, ADC, SHA, 샘플링 오차, 플래시 ADC, MDAC-
公开(公告)号：KR101208616B1
公开(公告)日：2012-12-06
申请号：KR1020090026593
申请日：2009-03-27
Applicant: 한국전자통신연구원
IPC: H03B5/24
Abstract: 본발명에따른링 발진기는, 각지연셀에추가로연결된버랙터에의해발진주파수범위를넓힐수 있을뿐만아니라, 상기버랙터에인가되는제어신호를조절하는것에의해발진주파수를간단하게가변시킬수 있으므로, 간단한구조를가지면서광대역의발진주파수범위를갖는잇점이있다. 또한, 본발명에따른링 발진기는, 각지연셀에추가로연결된스위치에의해발진주파수범위를간단하게넓히거나좁힐수 있으므로, 여러다른발진기회로에적용이용이하다는잇점이있다.
-
公开(公告)号：KR101182402B1
公开(公告)日：2012-09-13
申请号：KR1020080115053
申请日：2008-11-19
Applicant: 한국전자통신연구원
CPC classification number: H03M1/069 , H03M1/0607 , H03M1/468 , H03M1/804
Abstract: 본 발명에 따른 순차 접근 아날로그 디지털 변환기는 비트 수효에 대응하는 비트 커패시터열 및 보정 커패시터열을 포함하는 제1 변환부, 상기 변환부의 출력 전압에 따라 각 커패시터에 대응하는 하이 또는 로우 전압을 출력하는 비교기, 상기 비교기의 하이 또는 로우 출력 중 상기 보정 커패시터의 출력에 따라 상기 비트 커패시터의 출력을 보정하는 보정부를 포함한다. 따라서, LSB와 동일한 크기의 커패시턴스를 가지는 두 개의 비트를 두어 디지털 출력 에러가 발생하였을 경우 이를 보정할 수 있도록 하여 신호 변환기의 동적 동작 영역을 증가시키고, 출력된 신호의 잡음비를 개선된다.
순차 접근 아날로그-디지털 변환, 에러 보정
-
-
-
-
-
-
-
-
-
Search Results
221
records
(took 0.029 seconds)
