公开(公告)号：KR1019980050945A

公开(公告)日：1998-09-15

申请号：KR1019960069793

申请日：1996-12-21

Applicant: 한국전자통신연구원

Inventor： 윤형섭 ,  이진희 ,  박병선 ,  박철순 ,  편광의

IPC: H01L21/28

Abstract: 본 발명은 전계효과형 갈륨비소 소자 제조 기술중 오믹 특성을 개선하기 위해서 오믹층의 재성장에 의한 오믹접촉전극의 제조 방법을 기술하기 위한 것이다. 본 발명의 오믹접촉전극 제조 방법은 고농도로 오믹층을 재성장함으로써 열처리후 접촉저항특성을 개선시킬 수 있고, 소자의 전기적 특성을 향상시킬 수 있다. 본 발명은 산화막과 질학막의 이중절연막을 식각마스크로하여 기판의 오믹영역을 건식식각하는 방법과 MOCVD방법으로 식각된 오믹영역을 선택적으로 재셩장하여 n형 InGaAs오믹층을 형성하는 방법 그리고 금속층 증착 및 그 열처리방법으로 구성되어 있다.
본 발명에 의하여 오믹전극을 실시하면 종래의 방법에 비하여 오믹전극을 용이하게 형성할 수 있고, 오믹접촉전극의 접촉저항값을 낮출 수 있어 소자의 전기적 특성을개선할 수 있는 장점을 가진다.

公开(公告)号：KR100144822B1

公开(公告)日：1998-07-01

申请号：KR1019940019492

申请日：1994-08-08

Applicant: 한국전자통신연구원

Inventor： 박병선 ,  오용호 ,  유형준

IPC: H01L29/812

Abstract: 본 발명은 포토리소그래피에 의해 미세한 선폭으로 T-게이트 패턴을 형성하는 방법을 제공하기 위한 것으로, 본 발명의 방법은 미세 선폭의 해상도를 향상시키기 위해 포지티브 형 포토레지스트(positive type photoresist)를 사용하여 고립선(isolated line)패턴을 형성한 후 저온 CVD방법으로 절연막을 증착하고, 이어 레지스트 패턴을 제거하는 패턴반전(pattern reversal)공정을 사용한다.
본 발명은 미세한 게이트 선폭을 패턴반전공정을 사용하여 보다 용이하게 실현할 수 있는 공정으로서, 조래의 전자빔 리소그래피를 이용한 T-게이트 형성방법에 비하여는 포토리소그래피 기술을 사용하기 때문에 생산성 및 재현성이 우수하다.

公开(公告)号：KR1019970054538A

公开(公告)日：1997-07-31

申请号：KR1019950052637

申请日：1995-12-20

Applicant: 한국전자통신연구원

Inventor： 박병선 ,  이진희 ,  윤형섭 ,  양전욱 ,  김기홍 ,  박철순

IPC: H01L29/812

Abstract: 본 발명은 T-형 게이트 형성방법에 관한 것으로서, 반도체 기판 상에 감광막을 도포하고 소정 부분이 중첩되도록 동일한 마스크를 이동시키면서 파장이 짧은 자외선으로 2번 노광시키고 현상하여 T-형의 개구를 형성하는 공정과, 상기 감광막에 실란 용액을 선택적으로 확산시켜 부피 팽창시키는 공정과, 상술한 구조의 전 표면에 금속을 증착하여 개구 내에 반도체 기판과 접촉되는 T-형의 게이트 전극을 형성하는 공정과, 상기 감광막을 제거하는 공정을 구비한다.
따라서, 해상력 한계 이하의 감광막 패턴을 형성할 수 있으며 재현성 및 균일도가 향상된다.

公开(公告)号：KR1019970054463A

公开(公告)日：1997-07-31

申请号：KR1019950052660

申请日：1995-12-20

Applicant: 한국전자통신연구원

Inventor： 김기홍 ,  박병선 ,  오응기 ,  박철순

IPC: H01L29/78

Abstract: 본 발명은 모스 트랜지스터의 제조방법에 관한 것으로서, 제1도전형의 반도체 기판상에 게이트 산화막과 감광막을 형성하는 고정과, 상기 감광막을 폭이 서로 다른 패턴을 갖는 마스크를 이용하여 소정 부분이 중첩되도록 이동시키면서 2번 노광시키고 현상하여 상기 마스크들이 2번 중첩된 부분의 게이트 산화막이 노출되게 모두 제거되고 마스크들이 1번만 대응된 부분이 소정 두께가 남게되며 상기 소정 두께가 남는 부분의 일측이 타측보다 폭이 큰 비대칭 T형의 개구를 형성하는 공정과, 상기 개구에 의해 노출된 부분의 게이트 산화막을 제거하여 반도체 기판을 노출시키고 상기 개구 내에 반도체 기판과 접촉되며 머리 부분이 일측이 타측 보다 폭이 큰 비대칭 T형의 게이트 전극을 형성하고 상기 감광막을 제거하는 공정과, 상기 게이트 전극을 마 크로 사용하여 상기 반도체 기판에 제2도전형의 불순물을 머리 부분이 큰 일측에서 소정 각도로 제1이온 주입하고 열처리하여 상기 게이트 전극의 다리 부분과 타측에 형성된 것은 이격되며 일측에 형성되는 것을 소정 부분 중첩되는 저농도 영역을 형성하는 공정과, 상기 게이트 전극을 마스크로 사용하여 상기 반도체 기판에 제2도전형의 불순물을 고농도로 수직으로 제2이온 주입하고 열처리하여 게이트 전극의 타측에서 상기 저농도 영역을 포함하고 일측에서 상기 게이트 전극과 사이에 저농도 영역이 잔류되도록 고농도의 소오스 및 드레인 영역을 형성하는 공정을 구비한다.
따라서, 게이트 머리 부분의 단면적이 넓어 낮은 게이트 저항값을 가지므로 소자의 고속 동작이 가능하며, 소오스 영역에 저농도 영역이 없으므로 소오스 영역에서 전압의 강하가 감소되어 소자의 성능이 향상되고 채널의 길이가 줄어드는 효과가 없어지므로 소자의 신뢰성이 향상되고, 또한, 별도의 측벽을 형성하지 않고 게이트 전극을 이용하여 저농도 영역을 형성하므로 공정이 간단해진다.

公开(公告)号：KR1019970052314A

公开(公告)日：1997-07-29

申请号：KR1019950052677

申请日：1995-12-20

Applicant: 한국전자통신연구원

Inventor： 이진희 ,  윤형섭 ,  박병선 ,  박철순 ,  편광의

IPC: H01L21/28

Abstract: 본 발명은 금속배선의 형성방법에 관한 것으로, 특히 전자빔 노광 에너지 조정과 리프트-오프(lift-off) 방법에 의한 금속배선 형성방법에 관한 것이다.
상기 본 발명은 하부 금속배선에 접촉시켜 상부 금속배선을 형성하는 금속배선 형성방법으로서, 하부 금속배선이 형성된 기판상에 상, 하부 감광막을 차례로 형성하고 이 감광막을 선택적으로 전자빔의 에너지를 조절하여 노광시킴으로서 1회의 노광공정으로 금속배선의 선폭을 정의하는 상부 감광막의 제거영역의 폭과, 하부 감광막의 제거되는 영역의 폭에 의해 콘택홀을 정의한 후 도전성 금속을 전면에 증착하여 금속배선을 형성함으로써 금속배선의 형성공정을 단순화할 수 있다.

公开(公告)号：KR1019970030352A

公开(公告)日：1997-06-26

申请号：KR1019950042596

申请日：1995-11-21

Applicant: 한국전자통신연구원

Inventor： 양전욱 ,  오응기 ,  박병선 ,  박철순 ,  편광의

IPC: H01L21/28

Abstract: 본 발명은 T형 게이트 전극의 형성방법에 관한 것으로서, 반도체 기판 상의 소정 부분에 미세 게이트 금속을 형성하고, 반도체 기판 및 미세 게이트 금속상에 절연막과 평탄화막을 형성한 후 절연막이 노출되도록 평탄화막을 에치백하고, 절연막의 노출된 부분을 등방성으로 식각하여 평탄화막의 역경사를 이루는 측면을 노출시키고 저저항금속을 방향성을 갖도록 증착한다. 따라서, 광학적 기소그라피 공정으로 쉽게 T-형상의 게이트를 형성할 수 있으므로 생산성을 향상시킬 수 있으며, 미세 게이트 패턴 상에 중첩되는 저저항금속을 자기 정렬되게 형성할 수 있다.

公开(公告)号：KR1019970022534A

公开(公告)日：1997-05-30

申请号：KR1019950034133

申请日：1995-10-05

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박병선 ,  이진희 ,  양전욱 ,  박철순

IPC: G03F7/00

Abstract: 본 발명은 포토레지스트 패턴 형성방법에 관한 것으로서, 반도체 기판에 도포된 포토레지스트층에 가속 전압이 임계치 보다 작은 전자 빔으로 짧은 기간 동안 소정 두께까지 예비 노광하고 딥 UV를 전면에 조사하여 상기 예비 노광된 부분을 완전히 노광시킨다.
따라서, 가속전압이 임계치 보다 작은 전자 빔에 의한 짧은 시간 동안의 예비 노광과 딥 UV에 의한 전면노광에 노광 시간을 감소하며 현상시 수직하는 포토레지스트 패턴을 얻을 수 있다.

公开(公告)号：KR1019960009234A

公开(公告)日：1996-03-22

申请号：KR1019940019492

申请日：1994-08-08

Applicant: 한국전자통신연구원

Inventor： 박병선 ,  오용호 ,  유형준

IPC: H01L29/812

Abstract: 본 발명은 포토리소그래피에 의해 미세한 선폭으로 T-게이트 패턴을 형성하는 방법을 제공하기 위한 것으로, 본 발명의 방법은 미세선폭의 해상도를 향상시키기 위해 포지트브형 포토레지스트(positive type photoresist)를 사용하여 고립선(isolated line)의 형성한 후 저온 CVD방법으로 절연막을 증착하고, 이어 레지스트 패턴을 제거하는 패턴반전(pattern reversal)공정을 사용한다.
본 발명은 미세한 게이트 선폭을 패턴반전공정을 사용하여 보다 용이하게 실현할 수 있는 공정으로, 종래의 전자빔 리소그래피를 이용한 T-게이트 형성방법에 비하여는 포토리소그래피 기술을 사용하기 때문에 생산성 및 재현성이 우수하다.

公开(公告)号：KR1019920005782B1

公开(公告)日：1992-07-18

申请号：KR1019900008258

申请日：1990-06-05

Applicant: 한국전자통신연구원

Inventor： 권광호 ,  윤선진 ,  박병선 ,  전영진 ,  강상원

IPC: G03F7/26

Abstract: RIE dry developing process for silylated photoresist using O2/H2 plasma comprises (A) depositing 1.6-1.8 m plasmask light- sensitive film (2) containing a pigment on substrate (1) at 4100 rpm, (B) soft baking the film (2) at 110 deg.C for 60 secs, followed by partially exposing, (C) presilylation baking exposed part (3) and non-exposed part (4) at 160 deg.C for 60 secs, (D) forming silylation agent diffusion layer (5) on exposed part (3) by silylating at 143 deg.C for 7 mins under the atmosphere of diluted silylation agent by air or N2, and (E) removing non-exposed part (4) by dry etching to form a mask layer of light-sensitive film.

Abstract translation: 使用O 2 / H 2等离子体的硅烷化光刻胶的RIE干式显影工艺包括：（A）以4100rpm沉积在基片（1）上含有颜料的1.6-1.8μm等离子体掩模感光膜（2），（B）软烘烤薄膜 ）在110℃持续60秒，然后在160℃部分暴露（C）预裂化焙烧露出部分（3）和未曝光部分（4）60秒，（D）形成甲硅烷基化剂扩散层 （5）在暴露部分（3）上，通过空气或N 2在稀释的甲硅烷基化剂的气氛下在143℃甲酰化7分钟，和（E）通过干蚀刻除去未曝光的部分（4）以形成掩模 感光层。

公开(公告)号：KR100315400B1

公开(公告)日：2002-04-24

申请号：KR1019980054446

申请日：1998-12-11

Applicant: 주식회사 케이티 ,  한국전자통신연구원

Inventor： 윤형섭 ,  이진희 ,  박병선 ,  박철순

IPC: H01L21/18

Abstract: 내열성 금속박막과 절연막의 2단계 식각공정을 이용하여 계단 형상의 게이트 구조를 갖는 화합물반도체 소자를 제조하는 방법이 개시된다. 본 발명은, 내열성 금속박막과 절연막을 2단계 건식 식각하여 계단형 게이트 패턴을 형성함으로써, 고온에서 안정한 계단형 내열성 전극을 안정적으로 제작할 수 있을 뿐만아니라 게이트 전극특성을 향상시킬 수 있다. 또한, 본 발명에 따른 계단형 게이트 전극에서는 종래의 T-형 게이트와 달리 게이트 전극의 가장자리 전극용량(fringing capacitance) 효과를 방지할 수 있다. 그 결과, 화합물반도체 소자의 고주파 특성을 향상시킬 수 있다. 더욱이, 본 발명은 계단형의 게이트 전극패턴 하부에 이중의 절연막 스페이서를 구비함으로써, 게이트 전극과 소오스/드레인 전극 간의 절연 특성을 향상시킬 수 있다. 그 결과, 신뢰성이 높은 초고속 저잡음의 화합물 반도체 소자를 제작할 수 있다.