公开(公告)号：KR102261732B1

公开(公告)日：2021-06-09

申请号：KR1020160069686

申请日：2016-06-03

Applicant: 한국전자통신연구원

Inventor： 민병규 ,  윤형섭 ,  이종민 ,  강동민 ,  김동영 ,  김성일 ,  김해천 ,  안호균 ,  이상흥 ,  임종원 ,  조규준 ,  주철원 ,  도재원 ,  신민정 ,  장성재 ,  장유진 ,  정현욱

IPC: H01L29/778 ,  H01L29/66 ,  H01L21/02

公开(公告)号：KR102208076B1

公开(公告)日：2021-01-28

申请号：KR1020160016435

申请日：2016-02-12

Applicant: 한국전자통신연구원

Inventor： 안호균 ,  강동민 ,  권용환 ,  김동영 ,  김성일 ,  김해천 ,  남은수 ,  도재원 ,  민병규 ,  윤형섭 ,  이상흥 ,  이종민 ,  임종원 ,  정현욱 ,  조규준

IPC: H01L29/778 ,  H01L29/66 ,  H01L29/78 ,  H01L29/45 ,  H01L29/417

Abstract: 본발명의실시예에따른고전자이동도트랜지스터는서로마주보는제1면과제2 면을포함하고, 상기제1 면과상기제2 면을관통하는비아홀을구비한기판과, 상기기판의제1 면상에제공된활성층과, 상기활성층상에위치하고상기활성층의일부를노출하는게이트리쎄스영역을포함한캡층과, 상기캡층상에위치하며상기캡층및 상기활성층중 어느하나의층에오믹접촉한소스전극과, 상기캡층상에서상기소스전극으로부터이격되며상기캡층에오믹접촉한드레인전극과, 상기소스전극과상기드레인전극상에위치하고상기게이트리쎄스영역에대응되는개구부를구비하여상기게이트리쎄스영역을노출시키는절연층과, 상기절연층상에서상기소스전극과상기드레인전극사이에위치한제1 전계전극과, 상기절연층상에서상기제1 전계전극과전기적으로연결된게이트전극및 상기기판의제2 면상에제공되며상기비아홀을통해상기활성층과접촉되는제2 전계전극을포함한다.

公开(公告)号：KR102135163B1

公开(公告)日：2020-07-20

申请号：KR1020140078693

申请日：2014-06-26

Applicant: 한국전자통신연구원

Inventor： 안호균 ,  김해천 ,  임종원 ,  강동민 ,  권용환 ,  김성일 ,  김진식 ,  남은수 ,  민병규 ,  윤형섭 ,  이경호 ,  이종민 ,  조규준

IPC: H01L29/778 ,  H01L21/336

公开(公告)号：KR102064880B1

公开(公告)日：2020-01-10

申请号：KR1020130029769

申请日：2013-03-20

Applicant: 한국전자통신연구원

Inventor： 민병규 ,  고상춘 ,  임종원 ,  안호균 ,  윤형섭 ,  문재경 ,  남은수

IPC: H01L21/768 ,  H01L23/48 ,  H01L23/535

公开(公告)号：KR101848243B1

公开(公告)日：2018-05-28

申请号：KR1020160081102

申请日：2016-06-28

Applicant: 한국전자통신연구원

Inventor： 윤형섭

IPC: H01L29/778 ,  H01L29/66

Abstract: 본발명의일 실시예에따른반도체장치는, 기판, 상기기판의전면위에배치되는버퍼층, 상기버퍼층위에배치되는채널층, 상기채널층위에배치되며, 제1 리세스를가지는쇼트키층, 기쇼트키층위에배치되는소스및 드레인전극, 상기제1 리세스내에배치되는게이트전극및 상기소스및 드레인전극중 하나, 상기쇼트키층, 및상기채널층을관통하는연결도전층을포함하고, 상기소스및 드레인전극중 하나는상기연결도전층에의해상기기판에전기적으로접속된다.

公开(公告)号：KR1020170097807A

公开(公告)日：2017-08-29

申请号：KR1020160018998

申请日：2016-02-18

Applicant: 한국전자통신연구원

Inventor： 조규준 ,  김해천 ,  안호균 ,  임종원 ,  강동민 ,  김동영 ,  김성일 ,  도재원 ,  민병규 ,  윤형섭 ,  이상흥 ,  이종민 ,  장유진 ,  정현욱 ,  주철원

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/66 ,  H01L21/027

Abstract: 본발명의일 실시예에따른반도체소자는기판상에제공된제1 반도체층, 상기제1 반도체층상에제공된제2 반도체층, 상기제2 반도체층상에제공된게이트전극, 상기제2 반도체층상에제공되며제1 유전상수를가지는저유전층, 상기제2 반도체층상에제공되며상기제2 유전상수보다큰 제2 유전상수를가지는고유전층, 및상기제2 반도체층상에상기게이트전극과이격되어형성된소스전극및 드레인전극을포함한다. 상기게이트전극, 상기고유전층, 상기저유전층은동일평면상에제공된다.

Abstract translation: 根据本发明实施例的半导体器件设置在设置在衬底上的第一半导体层上，设置在第一半导体层上的第二半导体层，设置在第二半导体层上的栅电极， 具有第一介电常数的低介电常数层;设置在第二半导体层上并具有大于第二介电常数的第二介电常数的高介电常数层;以及形成在第二半导体层上的源电极， 排水电极。 栅电极，高介电常数层和低介电层设置在同一平面上。

公开(公告)号：KR101736277B1

公开(公告)日：2017-05-17

申请号：KR1020120144126

申请日：2012-12-12

Applicant: 한국전자통신연구원

Inventor： 윤형섭 ,  민병규 ,  임종원 ,  안호균 ,  김성일 ,  이상흥 ,  강동민 ,  주철원 ,  문재경

IPC: H01L29/778 ,  H01L29/40 ,  H01L29/423 ,  H01L29/66 ,  H01L29/20 ,  H01L21/285 ,  H01L21/28 ,  H01L29/201

CPC classification number: H01L29/66462 ,  H01L21/02118 ,  H01L21/0217 ,  H01L21/02178 ,  H01L21/0254 ,  H01L21/28264 ,  H01L21/28593 ,  H01L21/31111 ,  H01L21/31144 ,  H01L29/2003 ,  H01L29/201 ,  H01L29/205 ,  H01L29/404 ,  H01L29/42316 ,  H01L29/42376 ,  H01L29/778 ,  H01L29/7786

Abstract: 전계효과트랜지스터가제공된다. 이트랜지스터는기판상에배치된캡핑층, 캡핑층상에서로이격되어배치된소스오믹전극및 드레인오믹전극, 소스및 드레인오믹전극들을덮도록캡핑층상에순차적으로적층된제 1 절연층및 제 2 절연층, 제 2 절연층, 제 1 절연층및 캡핑층을관통하여소스오믹전극과드레인오믹전극사이의기판에연결된다리부, 및제 2 절연층상으로연장된머리부로구성된Γ형게이트전극, Γ형게이트전극을덮도록제 2 절연층상에배치된제 1 평탄화층, 및제 1 평탄화층, 제 2 절연층및 제 1 절연층을관통하여소스오믹전극또는드레인오믹전극에연결되면서, 제 1 평탄화층상으로연장되도록배치된제 1 전극을포함한다.

Abstract translation: 提供场效应晶体管。 该晶体管是一个覆盖层，顺序层叠在覆盖层上，以覆盖所述覆盖层源欧姆电极间距被布置成上和漏极欧姆电极，源极和漏欧姆电极的第一绝缘层和第二绝缘设置于基板上 层，第二绝缘层，所述第一绝缘层，和由通过在覆盖层进入源欧姆电极和连接到所述电极之间的衬底的漏极欧姆腿部细长头的和部分的Γ型栅极电极，mitje第二绝缘层，Γ型栅极 第一平坦化层，mitje第一平坦化层，第二绝缘层（108）的第一绝缘层贯通地连接到欧姆电极源欧姆电极或漏极到，在设置在第二绝缘层上，以覆盖所述电极的第一平坦化层延伸 并且布置成布置的第一电极。

公开(公告)号：KR101736270B1

公开(公告)日：2017-05-17

申请号：KR1020140017242

申请日：2014-02-14

Applicant: 한국전자통신연구원

Inventor： 김성일 ,  강동민 ,  이상흥 ,  안호균 ,  윤형섭 ,  민병규 ,  임종원

IPC: H01L29/423 ,  H01L21/285 ,  H01L29/66 ,  H01L29/812 ,  H01L21/283 ,  H01L29/778

CPC classification number: H01L29/42312 ,  H01L21/28114 ,  H01L21/28587 ,  H01L21/28593 ,  H01L29/42316 ,  H01L29/66863 ,  H01L29/778 ,  H01L29/812

Abstract: 본발명은안정화된게이트구조를갖는반도체소자및 그의제조방법에관한것으로, 0.2㎛이하의선폭을갖는미세한게이트발(foot)과임의의크기의게이트머리(head)를갖는게이트구조에서지지대역할을할 수있도록게이트머리밑에게이트머리의길이방향을따라복수의게이트발을추가로갖게하여게이트구조를안정화시킨반도체소자및 그의제조방법이다. 이에따라공정중혹은공정후의소자의게이트가무너져내리는현상을방지하고공정중및 공정후에소자의신뢰성을높일수 있다.

Abstract translation: 具有稳定栅极结构的半导体器件及其制造方法技术领域本发明涉及一种具有稳定栅极结构的半导体器件及其制造方法，更具体地，本发明涉及具有稳定栅极结构的半导体器件及其制造方法。 为了稳定栅极结构，沿着栅极头下方的栅极头的纵向设置有多个栅极支路及其制造方法。 因此，可以防止在处理期间或处理之后器件的栅极击穿，并且在处理期间和之后提高器件的可靠性。

公开(公告)号：KR1020170053559A

公开(公告)日：2017-05-16

申请号：KR1020160084160

申请日：2016-07-04

Applicant: 한국전자통신연구원

Inventor： 이종민 ,  민병규 ,  윤형섭 ,  강동민 ,  김동영 ,  김성일 ,  김해천 ,  도재원 ,  안호균 ,  이상흥 ,  임종원 ,  정현욱 ,  조규준 ,  주철원

IPC: H01L27/06 ,  H01L27/02 ,  H01L29/06

Abstract: 본발명은고신뢰성전계효과전력소자및 그의제조방법에관한것이다. 이에따른본 발명은, 기판상에전이층, 버퍼층, 배리어층및 보호층을순차로형성하는단계, 상기보호층의제1 영역을식각하여패터닝하는단계및 상기보호층의패터닝에의하여노출된상기배리어층의상기제1 영역에적어도하나의전극을형성하는단계를포함하되, 상기제1 영역은, 상기적어도하나의전극형성을위한영역이고, 상기보호층은, 소자의트랩효과및 누설전류를방지하기위해상기배리어층보다넓은밴드갭을갖는물질로구성되는것을특징으로하는전계효과전력소자제조방법및 그전계효과전력소자에관한것이다.

Abstract translation: 本发明涉及高可靠性场效应功率器件及其制造方法。 根据转印层，缓冲层，阻挡层和形成在该顺序的保护层的步骤的本发明中，由步骤和由所述保护层的所述第一区域中蚀刻到衬底上图案化的保护层的图案化暴露的 并且在阻挡层的第一区域中形成至少一个电极，其中第一区域是用于形成至少一个电极的区域，并且其中保护层形成在阻挡层的第一区域上， 其中阻挡层由具有比阻挡层更宽的带隙的材料制成，并且涉及场效应功率器件。

公开(公告)号：KR1020160119330A

公开(公告)日：2016-10-13

申请号：KR1020150047093

申请日：2015-04-02

Applicant: 한국전자통신연구원

Inventor： 조규준 ,  안호균 ,  강동민 ,  김해천 ,  임종원 ,  권용환 ,  김성일 ,  남은수 ,  민병규 ,  윤형섭

IPC: H01L29/778 ,  H01L29/417

Abstract: 고주파특성에악영향을주는게이트-드레인캐패시턴스의증가를최대한억제하면서항복전압을향상시키고, 소자의고주파특성열화를최소화한반도체소자및 이의제조방법이개시된다. 이를위해, 본발명의실시예에따른반도체소자는기판, 상기기판의상부에형성되는소스전극, 기판의상부에, 소스전극에이격하여형성되는드레인전극, 기판, 소스전극및 드레인전극의상부에, 소스전극및 드레인전극의상부의적어도일부가노출되도록형성되며, 소정부분에있어서제1 지점의수직두께가제2 지점의수직두께와상이하게형성되는유전막, 및일측이기판에접촉하며, 타측이유전막의소정부분의상부로연장되어형성되는게이트전극을포함하는것을특징으로한다.

Abstract translation: 公开了一种半导体器件及其制造方法，其在使对高频特性有不利影响的栅极 - 漏极电容的增加最小化并且使器件的高频特性的劣化最小化的同时提高击穿电压。 根据本发明实施例的半导体器件包括衬底，形成在衬底上的源电极，与源电极间隔开的漏电极，形成在衬底上的源电极， 电介质膜形成为使得源电极和漏电极的上部的至少一部分被暴露，并且其中第一点的垂直厚度不同于预定部分中的第二点的垂直厚度， 并且栅电极形成为延伸到合理膜的预定部分的上部。